[VHDL编程] e_clock

说明：(1) 具有时、分、秒计数功能，且以24小时循环计时； (2) 计时结果要用6个数码管分别显示时、分、秒的十位和个位 -clock can show time on 24hours,also can show it on h,min and sec
<Arenas Wang> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] Eight-priority-encoder

说明：八位的优先编码器 具有优先编码的功能 程序简单易懂-Eight priority encoder
<刘> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] ps2verilog

说明：verilog hdl FPGA PS2时序控制接口源代码 很经典 很实用-verilog hdl FPGA PS2 timing control source code it is very useful and perfect
<杨泽钰> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] vhdldoc_current.tar

说明：SIFT Demostration source code
<arvind> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] edge_tech_design

说明：verilog的边沿检测技术，在fpga信号处理中应用相当的大,这也是一门艺术-the the verilog edge detection technology, in fpga signal processing is quite large, and this is an art
<磨国钰> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] ARM_kernel_verilogHDL

说明：这是ARM核心处理器的verilogHDL代码，相当一个软核。-This is the ARM core processor verilogHDL code, is a soft core.
<lipuran> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] verilog-testbench--technique

说明：verilog testbench的写法和技巧，适合初学者-Verilog testbench of writing and techniques for beginners
<ni husheng> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] seqdet

说明：在一段给定序列中找出给定的序列，并输出高电平-Identify a given sequence
<张倩> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] verilogcalculator

说明：简易的计算器，可实现加减乘除运算，采用verilog编写-Simple calculator, addition, subtraction operation can be realized using verilog prepared
<zhou> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] Downloads

说明：8051 電子技術, firmware programming
<Jeff> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] LIP1756CORE_dsp32_decoder

说明：LIP1756 DSP32 Decoder verilog source code.
<jc> 在 2025-07-28 上传 | 大小：37kb | 下载：0

[VHDL编程] SDRAM_verilog

说明：此程序是SDRAM串口的实现程序，适合对SDRAM作深入了解的人参考-This program is the realization of SDRAM serial program, suitable for SDRAM to be deeply know reference
<LT> 在 2025-07-28 上传 | 大小：37kb | 下载：0