[VHDL编程] Binarydivider

说明：采用verilog编写的二进制分频器,常用于频率变化场合-Binary frequency divider using verilog prepared, commonly used in the frequency occasions
<张建> 在 2026-01-02 上传 | 大小：36kb | 下载：0

[VHDL编程] ping_pong_buffer

说明：用寄存器来实现乒乓缓存(Verilog HDL)-Ping-pong with the register to achieve cache (Verilog HDL)
<小强> 在 2026-01-02 上传 | 大小：36kb | 下载：0

[VHDL编程] sdram_controller

说明：sdram controller written in vhdl and tested
<Shahzad> 在 2026-01-02 上传 | 大小：36kb | 下载：0

[VHDL编程] source

说明：verilog HDL程序设计教程，随书附赠的源码包，涵盖很多常用模块，内容很全。-verilog HDL programming tutorials, source code packages bundled with the book, covering many commonly used modules are very informative.
<> 在 2026-01-02 上传 | 大小：36kb | 下载：0

[VHDL编程] interweave_1

说明：用VHDL语言编写的实现交织编码和解交织功能的代码。交织采用按行写入，按列读出的方法实现。主要包括：信源信号产生（20位的m序列），交织器，解交织器。为实现流水线的操作，采用了两个交织器和两个解交织器，当一个写入数据的时候，另一个读出数据。-Implementation using VHDL language features Interleaved Coded deinterleave code. Intertwined with by line write, read out by colu
<李修函> 在 2026-01-02 上传 | 大小：36kb | 下载：0

[VHDL编程] vhdYUFA

说明：基于VHDL语言的语法，顺序语句和并行语句等等常用语法-无
<孙伟成> 在 2026-01-02 上传 | 大小：36kb | 下载：0

[VHDL编程] LIP1753CORE_risc32_decoder

说明：LIP1753 RISC32 Decoder code
<jc> 在 2026-01-02 上传 | 大小：36kb | 下载：0

[VHDL编程] watch

说明：懂哥作品 用verilog编写的，我没试验呢开发板没有-verilog watch made by dongge
<张专> 在 2026-01-02 上传 | 大小：36kb | 下载：0

[VHDL编程] up_inv

说明：本代码对阶数为四的上三角矩阵进行求逆运算-The code on the order of four of the upper triangular matrix inversion
<天宗> 在 2026-01-02 上传 | 大小：36kb | 下载：0

[VHDL编程] LIP1602CORE_des

说明：Verilog DES Encrption Module
<jc> 在 2026-01-02 上传 | 大小：36kb | 下载：0

[VHDL编程] wangshibo

说明：运算器，设计一个4位的算术逻辑单元能够进行下列运算：加法、减法、加1、减1、与、或、非和传递。-yunsuanqi
<王世博> 在 2026-01-02 上传 | 大小：36kb | 下载：0

[VHDL编程] Testproj1.tan

说明：Test Project 1 to test functionality of a binary to gray converter
<Mitchell> 在 2026-01-02 上传 | 大小：36kb | 下载：0