[VHDL编程] counter

说明：十六位加减可控制器 以十六进制为基础的加减法运算 -16-bit addition and subtraction controller based on the hexadecimal subtraction
<顶顶顶> 在 2025-07-28 上传 | 大小：36kb | 下载：0

[VHDL编程] mahponk-2007-08-28

说明：Verilog code for pong on VGA
<Pranav> 在 2025-07-28 上传 | 大小：36kb | 下载：0

[VHDL编程] frequency-meter

说明：开发环境是quartus ii，是学校的一个FPGA实验，计算一个信号的频率，这个是我做得最好的一个作品，调试成功。压缩包里包含题目要求以及我做好的模块。-Development environment is quartus ii, an FPGA experimental school, calculate the frequency of a signal, this is I' m doing the best work, debugging success. The compres
<尉世乾> 在 2025-07-28 上传 | 大小：36kb | 下载：0

[VHDL编程] div

说明：三分频电路，实现三分频，并通过modelsim仿真-Three frequency circuit, the third of the frequency and modelsim simulation
<张浩> 在 2025-07-28 上传 | 大小：36kb | 下载：0

[VHDL编程] seg7

说明：七段译码器 　
<文鸿捷> 在 2025-07-28 上传 | 大小：36kb | 下载：0

[VHDL编程] cpu-risc

说明：wb_switch，cpu设计，精简指令cup设计-wb_switch，opencore，risc cpu design。
<浮萍> 在 2025-07-28 上传 | 大小：36kb | 下载：0

[VHDL编程] fenpinji

说明：4位10进制数字频率计 可以直接使用-Four decimal digital frequency meter
<颜色> 在 2025-07-28 上传 | 大小：36kb | 下载：0

[VHDL编程] MP3-coder

说明：In this design, it is assumed that a buffer sized as 1024x8 bits provides main data including scale factors and Huffman code bits to Huffman decoder. Also, it is assumed that a memory with 1024x8 bits is ready for each component to write or read t
<睿宸> 在 2025-07-28 上传 | 大小：36kb | 下载：0

[VHDL编程] T

说明：T触发器 T触发器VHDL实现及报告 FPGA-T flip-flop VHDL implementation and reporting.
<刘银龙> 在 2025-07-28 上传 | 大小：36kb | 下载：0

[VHDL编程] dflipflop

说明：fpga verilog 入门级D触发器代码仿真及说明-fpga verilog entry-level D simulator trigger code and descr iption
<高路> 在 2025-07-28 上传 | 大小：36kb | 下载：0

[VHDL编程] led

说明：是基于VERILOG的LED灯控制很简单的-LED lights are controlled based VERILOG very simple
<he> 在 2025-07-28 上传 | 大小：36kb | 下载：0

[VHDL编程] you_ran

说明：串行UART接收，采用VHDL语言，供参考-Universal Asynchronous Receiver/Transmitter
<li bo> 在 2025-07-28 上传 | 大小：36kb | 下载：0