[VHDL编程] uart

说明：uart IP CORE Verilog quartus-uart IP CORE Verilog quartusii
<thegreeneyes> 在 2025-06-10 上传 | 大小：36kb | 下载：0

[VHDL编程] l1

说明：use for students for doing their works
<shan> 在 2025-06-10 上传 | 大小：36kb | 下载：0

[VHDL编程] cam

说明：It is a VERILOG program for interfacing the 5Megapixel camera module in ALTERA DE2 CYCLONEII board.
<vijaya sriman> 在 2025-06-10 上传 | 大小：36kb | 下载：0

[VHDL编程] design2

说明：verilog code for some multiplexers
<syedimran> 在 2025-06-10 上传 | 大小：36kb | 下载：0

[VHDL编程] crk_rscodec

说明：altera 的reed-soloman codec代码-The reed-soloman codec altera code
<yuzhiwu> 在 2025-06-10 上传 | 大小：36kb | 下载：0

[VHDL编程] linijka

说明：linijka--pomiarowa.rar Generalnie w odbiorniku nie ma wiekszel filozofi. Sa sygnaly z 2 czujnikow, zaluzmy ze czujnik 1 jest po lewej stronie, 2 po prawej. Czyli (zgodnie z tym opisem www.elektroda.pl/rtvforum/topic1132763.html) jeli z 2-giego czuj
<maniek> 在 2025-06-10 上传 | 大小：36kb | 下载：0

[VHDL编程] 1024Mb_ddr2

说明：DDR2的Verilog仿真代码，可以使用ModelSim仿真-DDR2' s Verilog simulation code, you can use the ModelSim simulation
<skystorm> 在 2025-06-10 上传 | 大小：36kb | 下载：0

[VHDL编程] CM-Goi-[Compatibility-Mode]

说明：tai lieu chuyen mach goi
<chuotcon313> 在 2025-06-10 上传 | 大小：36kb | 下载：0

[VHDL编程] fir_lms

说明：finite impulse response LMS algorithm verilog code
<zcos123> 在 2025-06-10 上传 | 大小：36kb | 下载：0

[VHDL编程] memory_cores

说明：通用ram源码包，包括双口ram，单口ram，fifo等-general ram source package，include dual port ram，single port ram，fifo，etc.
<东> 在 2025-06-10 上传 | 大小：36kb | 下载：0

[VHDL编程] ADC

说明：AD转换是现在工业中应用十分广泛的一种技术，它可以实现模拟量向数字量的转换，fpga这一快速的器件将有利于数据的处理。-adc0809 vhdl fpga
<梁 > 在 2025-06-10 上传 | 大小：36kb | 下载：0

[VHDL编程] fpga_usb_serial_20070419.tar

说明：How to do USB interfacing using fpga
<rupali> 在 2025-06-10 上传 | 大小：36kb | 下载：0