资源列表

« 1 2 ... .47 .48 .49 .50 .51 2752.53 .54 .55 .56 .57 ... 4310 »

[VHDL编程small-programs-using-verilog

说明:148个用verilog编写的小程序,易于初学者学习,部分代码还有testbench-148 small programs written using verilog, easy for beginners to learn, there are some code testbench
<宋利川> 在 2025-07-28 上传 | 大小:37kb | 下载:0

[VHDL编程121221

说明:采用自然采样法写的spwm,此处用VHDL编写,区别以往的方法-Written by natural sampling spwm, here written with VHDL, the difference method of the past
<周家琪> 在 2025-07-28 上传 | 大小:37kb | 下载:0

[VHDL编程cpld1

说明:通过DSP控制CPLD与网口,灯及USB接口芯片的通讯与指示-CPLD and DSP control network through the mouth, lights and USB interface chip communication and instructions
<吴生> 在 2025-07-28 上传 | 大小:37kb | 下载:0

[VHDL编程rs_encoder

说明:this the code for rs_encoder in verilog-this is the code for rs_encoder in verilog
<Muhammad Kamran> 在 2025-07-28 上传 | 大小:37kb | 下载:0

[VHDL编程vmm_log

说明:vmm log 验证平台,采用vmm搭建-vmm log verification platform, built by vmm
<诸葛龙> 在 2025-07-28 上传 | 大小:37kb | 下载:0

[VHDL编程FPGA-rule10

说明:fpga开发的十大戒律,给FPGA开发的朋友共享一下,让菜鸟少走弯路,给高手一些借鉴-fpga development of the Ten Commandments, to the FPGA development friends to share and let rookie detours, some reference to the master
<youlijun> 在 2025-07-28 上传 | 大小:37kb | 下载:0

[VHDL编程VHDL-Code---counter

说明:VHDL Code to desighn a counter
<gherwi> 在 2025-07-28 上传 | 大小:37kb | 下载:0

[VHDL编程31574956SPITest

说明:eeprom seial write c langest as .c
<TOP> 在 2025-07-28 上传 | 大小:37kb | 下载:0

[VHDL编程catapult_sc_user

说明:非常好的Mentor catapult学习书, catabult 可用于高级综合,由c产生vhdl/verilog。 这本与systemC相关。-very nice book for catabult study
<> 在 2025-07-28 上传 | 大小:37kb | 下载:0

[VHDL编程Generator

说明:Simple generator configured by uart on AVR
<wroobel> 在 2025-07-28 上传 | 大小:37kb | 下载:0

[VHDL编程DTKZMX

说明:基于AT89S52的电梯控制模型C语言代码,实现5层电梯控制。使用串行键盘以及LED显示,包含运行中就近楼层响应等功能。-AT89S52 elevator control model based on C language code, to achieve 5-story elevator control. Serial keyboard and LED display, including the operation of the nearest floor response function
<DONA> 在 2025-07-28 上传 | 大小:37kb | 下载:0

[VHDL编程generic_fifo_yh

说明:Generic, multi-purpose FIFOs. Available as single clock and dual clock version, binary, lfsr, and gray encoded (dual clock only). All are parameterizable and use generic_memories for memory. These FIFOs are fully portable from FPGAs to ASICS.
<杨豪> 在 2025-07-28 上传 | 大小:37kb | 下载:0
« 1 2 ... .47 .48 .49 .50 .51 2752.53 .54 .55 .56 .57 ... 4310 »

源码中国 www.ymcn.org