[VHDL编程] sequence-detector

说明：序列检测器的设计与实现。功能要求：检测器有一个输入端X，被检测的信号为二进制序列串行输入，检测器有一个输出端Z，当二进制序列连续有四个1时，输出为1，其余情况均输出为0。如：X：1101111110110，Z：0000001110000。 -Design and Implementation of the sequence detector. Functional requirements: the detector has an input terminal X and the dete
<gaochaoliang> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] FREQUENCY-COUNTER

说明：Frequency counter, it uses the builtin display of FPGA spartan starter kit
<zabic> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] shr_spi3.tar

说明：cadence环境下的spi3接口实现，包含源代码和仿真文件-SPI3 interface under cadence， include the source file and the simulation file
<安得> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] square-root

说明：simulink/matlab 实现求实数平方根-using simulink to calulate the sequare root of the integer
<张宇航> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] fpgalsd

说明：流水灯是一串按一定的规律像流水一样连续闪亮，流水灯控制是可编程控制器的一个应用，其控制思想在工业控制技术领域也同样适用。流水灯控制可用多种方法实现，但对现代可编程控制器而言，基于EDA技术的流水灯设计也是很普遍的。-Light water is a string according to certain rules like water continuously shining light water control is an application of the programmable c
<陆超> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] EP1C3T144_develop

说明：EP1C3T144最小系统板原理图，包括完整的电源电路、下载配置电路、基本测试电路。-EP1C3T144 minimum system board schematic diagram, including the power supply circuit, complete download configuration circuit, basic circuit.
<孙明杰> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] DCT_IP_Testbench

说明：一个DCT变换的完整IP，基于Verilog编写，同时包括完成的testbench，方便模块的仿真和测试。-DCT transform a complete IP, based on Verilog prepared, including both complete testbench, convenient module simulation and testing.
<bankfly> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] verilog1024point-fft

说明：verilog编写的1024点的fft快速傅立叶变换代码-verilog prepared 1024 point fft Fast Fourier Transform code
<fd> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] Lab-1-First_design

说明：ALTRA的demo程序，可以用于学习FPGA编程，Cyclone IV GX系列可用。-ALTRA a demo program that can be used to learn FPGA programming, Cyclone IV GX series is available.
<vvking> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] pdiv

说明：数控分频器的功能是，当在输入端给定不同的输入数据时，对于输入的时钟信号有不同的分频比。-The function of this divider is when different input data is available at the input,there is different divider ratio for clk.
<沈湛> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] filter_tb

说明：滤波器测试代码实验室搭电路的必备源码，很好用-Laboratory test code circuit filter take the necessary source code, very easy to use
<田飞龙> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] test3

说明：请设计一个4位的位移寄存器，要求如下： 1） 异步复位 2） 同步加载 3） 能够完成左移，右移。位移的方式能够支持算术，逻辑，和循环位移。 4） 完成仿真，证明功能正确。 5） 能看到综合结果。 注： 不需要一个bit的输入位，并行加载即可，输出也采用并行输出 -Please design a 4 bit shift register, requirements are as follows: 1) asynchronous reset 2) syn
<Jin> 在 2025-06-06 上传 | 大小：29kb | 下载：0