[VHDL编程] eup

说明：It is the HDL and MATLAB code for image processing in Modelsim.
<M> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] DeMUX_1X8

说明：Verilog code for 1X8 multiplexer
<Rajesh> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] dct

说明：LTE通信中DCT算法的VERILOG实现，给初学者提供参考。-LTE communication VERILOG algorithm DCT implementation, to provide a reference for beginners.
<kobe> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] pcie_ctrl_module

说明：pcie genx4 控制器模块 verilog，直接读取内存和写入内存-pcie gen4 controller module verilog, direct memory read and write memory
<周召涛> 在 2025-06-06 上传 | 大小：29kb | 下载：1

[VHDL编程] 16Bit-Group-Ripple-Adder

说明：Verilog Testbench for 16Bit Group Ripple Adder
<Raz> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] cortex_m0_mcu_system_synopsys

说明：cortex m0 mcu system synopsys verilog code
<陈显亮> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] fir-digital--lowpass-filter

说明：基于verilogHDL硬件描述语言的fir数字低通滤波器的设计-fir digital lowpass filter design based on verilogHDL
<贺璐璐> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] universal_prescalar

说明：Verilog Code for universal prescalar
<gotu0000> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] Estacionamento

说明：code of a system park, check out
<nome > 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] src

说明：使用FPGA+DAC产生DDS，可变频率(user FPGA and DAC generate DDS)
<WOO8 > 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] Chapter 8

说明：verilog code and simulationsof chapter4
<sadii > 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] Fau

说明：使用vhdl写的32位 64位浮点数加法模块、浮点数乘法模块、浮点数除法模块(Use vhdl write 32-bit 64bit floating-point addition module, floating-point multiplication module, floating-point division module)
<文中羊 > 在 2025-06-06 上传 | 大小：29kb | 下载：0