资源列表
[VHDL编程] verilogdct
说明:dct实现verilog hdl的数字图像处理,源代码-dct achieve verilog hdl digital image processing, source code<xutongxue> 在 2025-06-04 上传 | 大小:28kb | 下载:0
[VHDL编程] Systemverilog_for_Verification
说明:Systemverilog for Verification源代码,包括arb_if,atm_virt_if,multi_if_port等-code of Systemverilog for Verification,<Zack> 在 2025-06-04 上传 | 大小:28kb | 下载:1
[VHDL编程] ieee-templates
说明:IEEE FORMAT FOR PROJECTS<HIMANSHU SINGH> 在 2025-06-04 上传 | 大小:28kb | 下载:0
[VHDL编程] PipelineCPU
说明:用Verilog实现一个简单的流水线CPU,并运行一个Quicksort程序。这是Berkley,eecs系的计算机系统结构课程实验的实验三。-This file is written in Verilog to achieve a simple pipeline CPU, which can run a Quicksort program.<Matgek> 在 2025-06-04 上传 | 大小:28kb | 下载:0
[VHDL编程] halfclk
说明:本代码功能为实现输入时钟的1.5分频功能。 程序通过quartusII 8.1编译,使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 (开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm) 有需要的朋友可以下载参考-The code functions as the input clock fre<huangbin> 在 2025-06-04 上传 | 大小:28kb | 下载:0
[VHDL编程] jiaotongdeng
说明:我们设计一个简单的十字路*通灯。交通灯分东西和南北两个方向,均通过数码管和指示灯指示当前的状态。设两个方向的流量相当,红灯时间45s,绿灯时间40s,黄灯时间5s.-We design a simple traffic light intersection. West and East, and North-South traffic lights both directions, both through the digital control and the indicator indic<shenlina> 在 2025-06-04 上传 | 大小:28kb | 下载:0
[VHDL编程] Verilog
说明:Verilog实例,对于初学者而言,是很好的案例-example of Verilog<wangyongsheng> 在 2025-06-04 上传 | 大小:28kb | 下载:0
[VHDL编程] vga_ip_v1_00_a
说明:This simple VGA ip core sample. This was implemented in Spartan3A-1800 Kit.-This is simple VGA ip core sample. This was implemented in Spartan3A-1800 Kit.<DalianCOB> 在 2025-06-04 上传 | 大小:28kb | 下载:0