[VHDL编程] rd1020

说明：Synchronous DRAM (SDRAM) has become a mainstream memory of choice in embedded system memory design due to its speed, burst access and pipeline features. For high-end applications using processors such as Motorola MPC 8260 or Intel StrongArm, the
<phwer01> 在 2025-06-18 上传 | 大小：19kb | 下载：0

[VHDL编程] THE_FUNDAMENTALS_OF_CURRENT_SENSE_TRANSFORMER_DES

说明：Ebook THE FUNDAMENTALS OF CURRENT SENSE TRANSFORMER DESIGN
<Zielpunkt> 在 2025-06-18 上传 | 大小：19kb | 下载：0

[VHDL编程] alu8bit4fun

说明：its a 8 bit arithmetic nd logical code in verilog it is used for 4 different functions.
<swapna> 在 2025-06-18 上传 | 大小：19kb | 下载：0

[VHDL编程] alu

说明：实现16-bits alu功能，其中包含按位逻辑运算，加减等运算。
<张卫华> 在 2025-06-18 上传 | 大小：19kb | 下载：0

[VHDL编程] FlashDriver

说明：用VHDL实现NAND Flash 的I/O 读写操作-with VHDL programme realize NAND Flash I/O read & write
<wuqixuan> 在 2025-06-18 上传 | 大小：19kb | 下载：0

[VHDL编程] i2c_verilog_fanli

说明：i2c程序verilog范例,注释非常详细-i2c program sample verilog
<515666524> 在 2025-06-18 上传 | 大小：19kb | 下载：0

[VHDL编程] Cc2500SpiMaster

说明：SPI controller for CC2500 RF transceiver from TI
<Mahadevan> 在 2025-06-18 上传 | 大小：19kb | 下载：0

[VHDL编程] fifo_syn

说明：本源码是用VERILOG实现FIFO的读取，并在实验板上已经验证可以使用-This source is used to achieve FIFO read VERILOG, and the board has been verified in experiments using
<zhao> 在 2025-06-18 上传 | 大小：19kb | 下载：0

[VHDL编程] counter

说明：这是带清零端的8位二进制计数器，是用verilog hdl语言编写的-This is the side with a clear 8-bit binary counter, is written with the verilog hdl
<郭小> 在 2025-06-18 上传 | 大小：19kb | 下载：0

[VHDL编程] mux4bit_by_1bit

说明：Verilog code of Mux 4bit
<M. Usman> 在 2025-06-18 上传 | 大小：19kb | 下载：0

[VHDL编程] fifo

说明：高性能设计中常用的fifo模型，采用单端读取数据的方式，数据的位宽以及fifo的深度可以设置。通过modelsim仿真-Fifo design commonly used in high-performance models, using single-ended way to read data, the data bit width and the depth of the fifo can be set. Modelsim simulation by
<megamus> 在 2025-06-18 上传 | 大小：19kb | 下载：0

[VHDL编程] 4.ripple.counter

说明：4位 ripple的寄存器计数器，代码和设计图-4 bit ripple counter code and layout
<> 在 2025-06-18 上传 | 大小：19kb | 下载：0