资源列表

« 1 2 ... .11 .12 .13 .14 .15 2916.17 .18 .19 .20 .21 ... 4310 »

[VHDL编程entropy_coding

说明:用verilog 描述的嫡编码(entropy coding) 应用于图像压缩编码 有测试文档 -using Verilog His descr iption of coding (entropy coding) for image compression test files are encoded
<周信均> 在 2025-06-18 上传 | 大小:19kb | 下载:0

[VHDL编程thirty_VHDL_coder

说明:三十个vhdl源码,对于刚开始学习vhdl的很有帮助,可以帮助理解数字电路-30 vhdl source for the beginning of the study vhdl helpful, and can help to understand digital circuit
<江汉> 在 2025-06-18 上传 | 大小:19kb | 下载:0

[VHDL编程tcm_decode

说明:TCM解码,VHDL代码,是我在工作中做的工程代码,时序稳定,里面有syn以及软判决的算法,经典-TCM decoder, VHDL code, yes, I do work in the project code, timing stability, There are syn and soft-decision algorithm, classic!
<刘超> 在 2025-06-18 上传 | 大小:19kb | 下载:0

[VHDL编程my_fifo_vhdl

说明:XILINX的FPGA实现的双口ram源码,可作为dsp\SDRAM和pci桥接作用,可直接使用,实际工程通过。-XILINX FPGA Implementation of the dual-port ram source, as dsp \ SDRAM and pci bridge, and can be used directly, through practical projects.
<朱效志> 在 2025-06-18 上传 | 大小:19kb | 下载:0

[VHDL编程c54x

说明:c54x的VeriLog程序代码 也是opencoreip-C54x is the Verilog code opencoreip
<陈勇> 在 2025-06-18 上传 | 大小:19kb | 下载:0

[VHDL编程fifo

说明:使用Verilog语言编写,把FPGA配置成一个fifo-The use of Verilog language, the FPGA configuration into a fifo
<achesser> 在 2025-06-18 上传 | 大小:19kb | 下载:0

[VHDL编程Intel_Flash

说明:intel flash控制器VHDL 源代码-intel flash controller VHDL source code
<maliang> 在 2025-06-18 上传 | 大小:19kb | 下载:0

[VHDL编程Verilog_FIFO_ram

说明:一个可以综合的Verilog 写的FIFO存储器,word格式-An integrated Verilog wrote FIFO memory, word format
<hjx> 在 2025-06-18 上传 | 大小:19kb | 下载:0

[VHDL编程DE2_NIOS_DEVICE_LED

说明:Verilog代码,适合于初学者进行学习,是基于DE2平台的代码。-Verilog code, suitable for beginners to learn, is based on the DE2 platform code.
<wang> 在 2025-06-18 上传 | 大小:19kb | 下载:0

[VHDL编程T4_sdram_control

说明:verilog语言 利用FPGA控制SDRAM,相信很多朋友都需要 快下载吧-control FPGA Verilog language use SDRAM, believe that many of my friends need to download it faster
<杜菲> 在 2025-06-18 上传 | 大小:19kb | 下载:0

[VHDL编程Quartus2-superLicense

说明:万能Lisence,本许可适用于各个版本的Quartus-Omnipotent Lisence, this license applies to all versions of the Quartus
<jiangmin> 在 2025-06-18 上传 | 大小:19kb | 下载:0

[VHDL编程modeling-pojects

说明:this compressed file basically contains 5 type of cpu simulations in VHDL code. 1. basic cpu 2. pipelin cpu 3. parwan 4. j1 and j2 cpus 5. j1 and j2 with JTSG port
<babak aghaei> 在 2025-06-18 上传 | 大小:19kb | 下载:1
« 1 2 ... .11 .12 .13 .14 .15 2916.17 .18 .19 .20 .21 ... 4310 »

源码中国 www.ymcn.org