[VHDL编程] 4.ripple.counter

说明：4位 ripple的寄存器计数器，代码和设计图-4 bit ripple counter code and layout
<> 在 2025-12-30 上传 | 大小：19kb | 下载：0

[VHDL编程] vhdl-floating-pt

说明：code for fixed & floating point-code for fixed & floating point........
<nagesh> 在 2025-12-30 上传 | 大小：19kb | 下载：0

[VHDL编程] PIC-SPI

说明：PIC16F877A进行SPI通讯，将数据发送给25C040，同时显示从25C040读出的数据-PIC16F877A for SPI communication, the data sent to the 25C040, also shows the data read out from the 25C040
<lyhas> 在 2025-12-30 上传 | 大小：19kb | 下载：0

[VHDL编程] 3-8-encoder-design

说明： 　通过应用QUARTUSII开发软件对3—8译码器进行设计，给出运行程序和结果-Development through the application of QUARTUSII 3-8 decoder software for design, operational procedures and results are given
<renee> 在 2025-12-30 上传 | 大小：19kb | 下载：0

[VHDL编程] Example-4-1

说明：FPGA中存储器设计实例，包括设定与仿真，适合初学者使用-FPGA, memory design examples, including the setup and simulation, suitable for beginners
<hemy> 在 2025-12-30 上传 | 大小：19kb | 下载：0

[VHDL编程] New-Folder

说明：vhdl code for sd ram.contents the vhdl documents
<subha> 在 2025-12-30 上传 | 大小：19kb | 下载：0

[VHDL编程] cam

说明：基于FPGA的CAM代码，CAM (Content Addressable Memory) offers increased data search speed. In various applicationsbasedonCAM,therearedifferingrequirementsfordataorganinzatationandread/ write performance. -CAM (Content Addressable Memory) offers increased
<yuzhiwu> 在 2025-12-30 上传 | 大小：19kb | 下载：0

[VHDL编程] DOC-JTag-cable-drawing

说明：XILNX 的 JTAG 燒錄線內部電路圖. 已經驗証過可行, 配合 XILNX ISE 可直接對 FPGA 編程.-It s the circuit diagram of the XILNX JTAG programming cable. It was approved OK. Can drectly programming the FPGA via ISE platform.
<Andy> 在 2025-12-30 上传 | 大小：19kb | 下载：0

[VHDL编程] adpcm

说明：用verilog实现adpcm语音编解码其功能，有测试程序，通过了仿真。-adpcm made by verilog. have been tested.
<李明> 在 2025-12-30 上传 | 大小：19kb | 下载：0

[VHDL编程] m_m

说明：这是我写的一篇论文中关于m序列及M序列的源代码及各个模块所编写的testbench。各个模块编写正确，有关爱好者可以在之上进行扩展。-This is a paper I wrote on the m series and M series, and each module source code written testbench. Preparation of each module correctly, the lovers can be extended over.
<刘洪朋> 在 2025-12-30 上传 | 大小：19kb | 下载：0

[VHDL编程] cpu

说明：用verilog实现的一个32位RISC处理器，能够实现简单的移位、加法等基本操作。-Verilog implementation with a 32-bit RISC processor to achieve a simple shift, addition and other basic operations.
<qc> 在 2025-12-30 上传 | 大小：19kb | 下载：0

[VHDL编程] dds

说明：用VHDL在quartarsII下编写的DDS程序代码-In quartarsII with VHDL code, prepared DDS
<duguxue> 在 2025-12-30 上传 | 大小：19kb | 下载：0