资源列表

« 1 2 ... .39 .40 .41 .42 .43 2944.45 .46 .47 .48 .49 ... 4310 »

[VHDL编程Mul_8-VHDL

说明:8位直乘的VHDL经典实现,对于初学者很有帮助,占有资源和速度都没有说的-VHDL
<乔安山> 在 2025-09-23 上传 | 大小:17kb | 下载:0

[VHDL编程m

说明:m序列生成文件,带有我自己写的仿真,结果在modelsim6.0f中生成正确。-m sequence generation file, written with my own simulation results generated in the modelsim6.0f correct.
<刘洪朋> 在 2025-09-23 上传 | 大小:17kb | 下载:0

[VHDL编程quartusHH

说明:基于Quartus II的EDA时钟模块-Quartus II EDA based on the clock module
<小锋> 在 2025-09-23 上传 | 大小:17kb | 下载:0

[VHDL编程fpga

说明:
<aa> 在 2025-09-23 上传 | 大小:17kb | 下载:0

[VHDL编程udcounter.v

说明:this program is for 8 bit up counter
<dwijnesh> 在 2025-09-23 上传 | 大小:17kb | 下载:0

[VHDL编程Encryption

说明:AES implementation in VHDL!! Wit LCD controls-AES implementation in VHDL!! Wit LCD controls!!
<manishrb> 在 2025-09-23 上传 | 大小:17kb | 下载:0

[VHDL编程Pulukuriproject

说明:project report on vhdl
<nitro> 在 2025-09-23 上传 | 大小:17kb | 下载:0

[VHDL编程LCD_KEY

说明:Verilog代码,由4*4扫描式键盘输入数字或运算符号,数码管上显示数字、同时LCD上显示数字或字符。-Verilog code scanning from 4* 4 keyboard input number or operator symbol, displayed on the digital numbers displayed on the LCD while numbers or characters.
<刘涛> 在 2025-09-23 上传 | 大小:17kb | 下载:0

[VHDL编程ordinary_errorsof_quartus_compile

说明:在quartus2的运用过程中,可能会出现各种各样的错误,该文档归纳了各种可能的错误,供大家参考!-In quartus2 the application process, a variety of errors may occur, the document summarizes the various possible errors, for your reference!
<张雨朋> 在 2025-09-23 上传 | 大小:17kb | 下载:0

[VHDL编程VHDL-ripple-lookahead-carryselect-adder

说明:vhdl code for ripple carry adder, carry select adder and carry look ahead adder
<praveen> 在 2025-09-23 上传 | 大小:17kb | 下载:0

[VHDL编程AMBA-Bus_Verilog_Model

说明:该源码包是2.0版本的AMBA总线的Verilog语言模型,主要包括5个部分:AHB总线仲裁器,AHB-APB总线桥接器,AHB总线上从设备ROM模型,AHB总线上从设备RAM模型,参数定义。-This source code package is the model of V2.0 AMBA bus of ARM company, It mainly includes the following five parts: the AHB arbiter,AHB-APB bridge, AHB_R
<jinjin> 在 2025-09-23 上传 | 大小:17kb | 下载:2

[VHDL编程Example-4-16

说明:串并转换建模 数据流串并转换的实现方法多种多样,根据数据的排序和数量的要求,可以选用移位寄存器、RAM等来实现。对于数据量比较小的设计来说,可以使用移位寄存器完成串并转换;对于排列顺序有规定的串并转换,可以用case语句判断实现;对于复杂的串并转换,还可以用状态机实现-Modeling serial data stream and convert the realization of string and convert many ways, sort and quantity of the
<林立> 在 2025-09-23 上传 | 大小:17kb | 下载:0
« 1 2 ... .39 .40 .41 .42 .43 2944.45 .46 .47 .48 .49 ... 4310 »

源码中国 www.ymcn.org