[VHDL编程] CMI

说明：基于FPGA/CPLD的CMI编解码设计，含程序说明及仿真截图。-Based on FPGA/CPLD' s CMI codec design, including descr iption of the procedures and simulation screenshot.
<李逊> 在 2025-06-19 上传 | 大小：17kb | 下载：0

[VHDL编程] CPU

说明：verilog编写CPU： 1. 哈佛存储器结构，大端格式； 2. 类MIPS精简指令集，支持子程序调用和软中断； 3. 实现了乘除法； 4. 五级流水线，工作频率可达80MHz（每个时钟周期一条指令，不计流水线冲突）。 -MIPS like CPU using verilog
<yk> 在 2025-06-19 上传 | 大小：17kb | 下载：0

[VHDL编程] 7seg-led

说明：VHDL的彩灯程序，内含数码管和led灯的显示，按照各种循环方式一次显示-The Lantern VHDL program, containing the digital pipe and led lights are displayed, according to a variety of recycling methods show once again that
<liwx> 在 2025-06-19 上传 | 大小：17kb | 下载：0

[VHDL编程] VHDLDATATypes

说明：VHDL data types enumerated types and so on
<saikiranoruganti> 在 2025-06-19 上传 | 大小：17kb | 下载：0

[VHDL编程] BCD

说明：BCD\七段显示译码器 数码管段显示发光二级管是共阴连结，所以显示高电平有效，即哪一段的驱动信号为高电平，则对应段发亮-BCD \ seven-segment display decoder digital tube sections show light-emitting diode is a link to a total of yin, it showed high and effective, that is what section of the drive signal is h
<bryan> 在 2025-06-19 上传 | 大小：17kb | 下载：0

[VHDL编程] VHDL(sin)

说明：基于ROM的正弦波发生器的设计 一．实验目的 1. 学习VHDL的综合设计应用 2. 学习基于ROM的正弦波发生器的设计 二．实验内容 设计基于ROM的正弦波发生器，对其编译，仿真。 具体要求： 1.正弦发生器由波形数据存储模块（ROM），波形发生器控制模块及锁存模块组成 2.波形数据存储模块（ROM）定制数据宽度为8，地址宽度为6，可存储 64点正弦波形数据，用MATLAB求出波形数据。 3.将50MHz作为输入时钟。 -ROM-based
<爱好> 在 2025-06-19 上传 | 大小：17kb | 下载：0

[VHDL编程] QAM16_Souce_code

说明：QAM 16 源代码，用于无线通信中或者广播中的调制。-QAM 16 source code, used in wireless communication or broadcasting.
<panzhijian> 在 2025-06-19 上传 | 大小：17kb | 下载：0

[VHDL编程] s29gl128n

说明：128Mbit Flash Memory
<rillyxue> 在 2025-06-19 上传 | 大小：17kb | 下载：0

[VHDL编程] imageSample

说明：这是一个图象传感器的数据采集程序，用Verilog语言编写，经测试通过，改程序可以作为图像数据采集参考，缩短开发时间。-This is an image sensor data collection procedures, with the Verilog language, has been tested and approved to change the image data acquisition procedure can be used as reference, to shorte
<张俊> 在 2025-06-19 上传 | 大小：17kb | 下载：0

[VHDL编程] count_16

说明：十六进制计数器，还可以，使用VHDL编写的，下载试试吧-Hexadecimal counter, you can also use VHDL written Try now
<huyumeng> 在 2025-06-19 上传 | 大小：17kb | 下载：0

[VHDL编程] Descrierea_comenzilor

说明：Translation of the datasheet of the UC1610 GLCD controller
<Morphy> 在 2025-06-19 上传 | 大小：17kb | 下载：0

[VHDL编程] e1framerdeframer

说明：E1 fr a mer/De-fr a mer, Also include the data check (CRC) and channel coding/decoding-E1 fr a mer and defr a mer, clock adjust, clock phase adjust
<章容> 在 2025-06-19 上传 | 大小：17kb | 下载：0