[VHDL编程] fenpin

说明：输出比设定的时钟频率小8倍的时钟，实现分频功能，可用于芯片控制。-Output than the set of 8 times the clock frequency of the clock, to achieve frequency division function, can be used for chip control.
<高> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] hecheng

说明：程序实现利用与算法将两个防波信号合成为一个方波输出。-The program and algorithm two wave signal synthesis is a square wave output.
<高> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] pxp_tlm

说明：采用CAST公司的IP核，写出了PCIE中tlm层的代码-use the case company IP code to write the code of tlm layer
<王涛> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] fadder4

说明：例化语句生成的四位全加器代码，写在word里了，也有MODELSIM测试代码-Four cases of full adder codes generated by the statement, written in the word again, and there MODELSIM test code
<sun> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] 123

说明：设计一个输入为48MHZ，有四个输出端分别为1HZ，10HZ和100HZ，1KHZ的分频器-hello word
<网红> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] Clock

说明：该程序主要是用Verilog HDL语言编写的多功能数字钟，包括校时，调试，整点报时和万年历模块。-The program is mainly used Verilog HDL language multifunction digital clock, including at school, debugging, the whole point timekeeping and calendar modules.
<林卡> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] Huffman_enc_dec

说明：Huffman encoder decoder verilog
<carlos andres> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] PWM

说明：用按钮控制PWM占空比，两个按钮调大调小，每次按键改变占空比1 。-Use the button to control the PWM duty cycle, two button adjusted, each button changes the duty cycle 1 .
<刘豫> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] LCD_SDRAM

说明：spartan6 LCD SDRAM测试程序，方便好用，可直接使用-spartan6 LCD SDRAM test code
<飞草> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] converter

说明：多位2-10进制转换与10-2进制转换，用十进制加法器实现-2-10 and 10-2 convert binary number base conversion, decimal adder realization
<罗昕颉> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] FSMpart4

说明：Verilog FSM implemetation for altera s lab 7(part IV) for de2115 fpga.
<iago> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] chaoshengbo

说明：用verilog 写的基于fpga的超声波测距-Written in Verilog based on FPGA ultrasonic ranging
<李> 在 2025-06-16 上传 | 大小：9kb | 下载：0