[VHDL编程] eetop.cn_GPIO

说明：通用的GPIO coding，Verilog编码(GPIO coding wrote by Verilog)
<jackey527 > 在 2025-12-27 上传 | 大小：9kb | 下载：0

[VHDL编程] eetop.cn_uart 源码 (Verilog)

说明：Verilog编写的UART通信模块，比较清晰(UART model wrote by Verilog)
<jackey527 > 在 2025-12-27 上传 | 大小：9kb | 下载：0

[VHDL编程] bin2ascii

说明：Bin to ascii converter, with leading zeros. Room for improvement, remove the leading zeros.
<xenfranco > 在 2025-12-27 上传 | 大小：9kb | 下载：0

[VHDL编程] uart_latest.tar

说明：UART的VHDL建模代码，是一个标准的IP核(UART's VHDL modeling code is a standard IP core)
<scenic_lee > 在 2025-12-27 上传 | 大小：9kb | 下载：0

[VHDL编程] ＢＣＤ码转化为七段码源程序

说明：ＢＣＤ码转化为七段码源程序。VHDL在FPGA验证(Conversion of BCD code into seven segment code source program)
<zhanglei123456> 在 2025-12-27 上传 | 大小：9kb | 下载：0

[VHDL编程] core1

说明：tmp100温度传感器iic代码，只读，多片(tmp100 temperature sensor iic code, read only, multi-chip)
<上学堂> 在 2025-12-27 上传 | 大小：9kb | 下载：0

[VHDL编程] module demultiplexer1

说明：Verilog code for demultiplexer
<maz1> 在 2025-12-27 上传 | 大小：9kb | 下载：0

[VHDL编程] Module fulladder1

说明：Module full adder behavioral modelling
<maz1> 在 2025-12-27 上传 | 大小：9kb | 下载：0

[VHDL编程] Program of 4 to 2 Encoder

说明：Verilog code for encoder
<maz1> 在 2025-12-27 上传 | 大小：9kb | 下载：0

[VHDL编程] Program of 2 to 4 Decoder

说明：Verilog code for decoder
<maz1> 在 2025-12-27 上传 | 大小：9kb | 下载：0

[VHDL编程] Serial to parallel vhdl

说明：SERIAL TO PARALLEL VHDL CODE
<kiruthikka> 在 2025-12-27 上传 | 大小：9kb | 下载：0

[VHDL编程] add two four bit numbers

说明：adding 4 bit numbers using vhdl
<ABHIP> 在 2025-12-27 上传 | 大小：9kb | 下载：0