[VHDL编程] 2example

说明：夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序-XIA Yu-Wen teacher' s verilog digital system design tutorial books, all the Example of the source code
<zhao> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] sanrenbiaojuevhdl

说明：用VHDL实现三人表决权，适用于电子技术-VHDL implementation with three voting for Electronic Technology
<siala> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] I2Cdesign

说明：Verilog数字系统设计教程【夏宇闻】原书第十章：IIC总线接口模块设计代码包-verilog program for iic bus design. the pakege includes iic protocl master program and behavel slavle program, even includes testbench and data bat files.
<ooakk> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] DSP_FIR_Lab

说明：DSP的FIR实验，包含三种FIR实现形式，直接型，转置型，累加型，并且附带testbench,经过modesim测试没问题。-This is DSP FIR lab, it includes there forms to implement FIR, direct form, transposed form and time mulitple form, all code has been tested on Modesim.
<hongwan> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] OCMJ_LCD

说明：超大液晶显示程序-金鹏0CMJ15X20D系列。MSP430上验证通过。-Large liquid crystal display programs- Jinpeng 0CMJ15X20D series. Verified by the MSP430.
<蓝晶> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] dds-sin-generator

说明：正铉波发生器 dds 一共有8个vhdl文件组成。其中dds为头文件-dds
<李磊> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] fsk_model

说明：利用VHDL实现FSk调制，其中包括8个Vhdl文件。FSK为顶层文件-The use of VHDL implementation FSk modulation, including eight Vhdl file. FSK for the top-level files
<李磊> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] 32bitBoothmultiplier

说明：32位布思乘法器VHDL实现，2个32位数相乘-32-bit Booth multiplier VHDL implementation, two 32-digit multiplication
<jie> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] qpsk_simulink

说明：Matlab simulink qpsk
<mmurali> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] read_solomon

说明：This project implements a parameterized Reed Solomon decoder for use in OFDM wireless systems.
<FPGACore> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] 422

说明： files describe how to configure ADV7180- files describe how to configure ADV7180
<charido> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] FINALAB

说明：it is veri log code for ALU comparator and shift register using veriwe-it is veri log code for ALU comparator and shift register using veriwell
<kaleem> 在 2025-06-09 上传 | 大小：7kb | 下载：0