[VHDL编程] spi_verilog

说明：使用verilog编写的spi传输模块，已经通过验证，有仿真文件，可以传输信息。-Prepared using verilog spi transmission module, has been validated with simulation files, you can transfer information.
<熊峰> 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] RAMFIFO_Ctrl_LFSR

说明：RAMFIFO with LFSR Controller
<hadimk> 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] echo

说明：回声抵消 verilog 语言 借鉴别人的 -echo cancel
<好大夫> 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] gaus_filter

说明：This Gaussian filter is implemented by Verilog HDL and successfully simulated on ModelSim. Besides, it has been implemented on Altera DE2-70 board
<Gam> 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] 8Bit-CPU

说明：8 Bit RISC CPU implementation in VHDL
<Mufossa> 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] decode

说明：使用FSM控制，完成32位数据的decode，对DATA_PATH进行监测，Load Return addr from Stack into PC-Using FSM control, complete 32-bit data decode, for DATA_PATH monitoring, Load Return addr from Stack into PC
<申离壁> 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] xapp341_verilog

说明：Xlink应用例子关于UART的Verilog实现的源代码-Xlink application examples about UART Verilog realization of the source code
<yuan> 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] pingp16

说明：改进后的pingpong实例，增加球数至16个，用于检测vga输出,并由相应ucf文件-Improved pingpong example, to increase the number of balls 16, for detecting vga output
<yuyeluo> 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] motor-VHDL

说明：步进电机定位控制系统，VHDL程序与仿真-Stepper motor positioning control system procedures and VHDL simulation
<MOHAMAD> 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] Lab7

说明：CSCE2214课程设计，试验7源代码。实现单周期的MIPS CPU 16位。-CSCE2214 curriculum design, test 7 source code. Achieve single-cycle MIPS CPU 16 place.
<Masson> 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] ddr_ram

说明：ddr_ram, ddr 工程调试文件，和测试向量激励-ddr_ram, ddr engineering code and test incentives document
<张雷> 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] src1

说明：关于串口通信的一段源代码， 希望能有帮助-this source code is about Serial communication
<胡> 在 2025-06-08 上传 | 大小：5kb | 下载：0