[VHDL编程] 1

说明：基于VHDL的设计实验题目 -VHDL design experiments based on VHDL-based design of experiments subject title
<孙林> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] CPU

说明：mips系列，CPU的Verilog语言设计，自己写的-mips series, CPU of the Verilog language design, to write their own
<ysshr> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] TestBench

说明：TestBench for stop_watch in VHDL
<mmm> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] firewire

说明：test former partlelr list
<Thiago> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] uart

说明：自己编写的UART代码，希望大家查考，如果有什么建议请指出。-UART code I have written, I hope you diligently, and if you have any suggestions, please point out.
<张丁> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] Booth_Multiplier_8bit_Radix_4_With_12bit_Adder_Ko

说明：verilog code for Booth Multiplier 8-bit Radix 4
<abanuaji> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] count

说明：counter prooooo garammm top
<Robert> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] vhdl

说明：本设计中应用硬件描述语言Verilog HDL描述相位累加器，相位调制器，正弦波、方波、三角波、心电波形四个独立的波形存储器，并描述频率控制、相位控字、幅度控制单元及波形切换等相关的功能单元。-Application of the design described in Verilog HDL hardware descr iption language phase accumulator, phase modulator, sine, square, triangle wave, the fo
<kelly> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] jishuqi

说明：一个9999的计数器，然后用4个数码管显示当前数值，数码管共用a到g口，通过com1到com4选通的- 9999 counters, then with 4 nixietube demonstration current value, the nixietube use in common a to g, through com1 to the com4 selection
<蔡林> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] randwofram

说明：read and write operations of ram in vhdl
<mandava> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] deccount16nr

说明：16位任意计数分频器,VHDL语言实现,通过测试-Any count 16-bit divider, VHDL language
<zhangwei> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] kogg

说明：40bit kogge stone adder made by woong
<woong> 在 2025-06-09 上传 | 大小：4kb | 下载：0