[VHDL编程] Altera_EPCS_Configuration_Device

说明：Protel99库Altera_EPCS_Configuration_Device-Protel99 Library Altera_EPCS_Configuration_Device
<lyy> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] 7-voting

说明：7人表决器，可以实现7人当中有4人同意即通过的功能-7 voting
<袁欢> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] multicycle-MIPS

说明：multicycle MIPS with multiplier verilog implementation
<ramtin> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] code

说明：两个AD代码，一个是FPGA的（基于verilog） ,另一个是单片机的（基于汇编）。 还有两个基于c语言的单片机程序。还有一个脉冲宽度调制的verilog程序-Two AD code, one FPGA (based on verilog), the other is the microcontroller (based on the compilation.) There are two microcontrollers based on c language program. Ther
<林龙润> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] test

说明：文思公司的测试习题，想进入文思公司当测试工程师的，可以拿来看看。-Evans' s test exercises, the company wanted to enter Evans when the test engineer can be used to see.
<曹丽妮> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] mobile_sdram

说明：mobile DRAM Controller
<gooodman> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] QAM-Mod

说明：QAM Modulator verilog code
<Murthy> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] uplod7

说明：A Verilog program to find implement DVR
<aassaapp> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] Full_adder

说明：VHDL新手入门：全加器的实现及仿真，输入量为两个不同频时钟-VHDL Getting Started: full adder implementation and simulation, input clock frequency for the two different
<Domo> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] DIGITAL_CLOCK_TEST

说明：数字钟的FPGA实验，挺好用的，修改了一般代码的频闪问题，时间不准的问题，应用于CYLONE2平台及外借数码管-Digital clock FPGA experiments, very good use, modify the general code of strobe, time allowed to question, and the loan application CYLONE2 digital platform
<simon greenhall> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] verilog

说明：this soure is verilog source. this soure is used to check ber.
<dosunggeun> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] counter

说明：counters varyin from 6,10,12
<arsha> 在 2025-06-09 上传 | 大小：4kb | 下载：0