[VHDL编程] dip_switch_wrapper

说明：赛灵思开发板dip开关的VHDL源代码，对于硬件开发参考的材料！-Xilinx development board dip switches, VHDL source code for the hardware development of reference materials!
<dc> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] clock_generator_0_wrapper

说明：赛灵思FPGA开发板上时钟源的VHDL源代码，可作为硬件设计参考资料！-Xilinx FPGA development board clock source of the VHDL source code, hardware design can be used as reference!
<dc> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGA-DDS

说明：在FPGA内，以查表方式实现频率直接合成器（DDS）功能。verilog源代码-In the FPGA in order to achieve the look-up table means the direct synthesizer frequency (DDS) feature. verilog source code
<niuqs> 在 2025-06-20 上传 | 大小：2kb | 下载：1

[VHDL编程] FPGA-IIC

说明：在FPGA内，实现IIC数据接口。verilog源代码-In the FPGA, the realization of IIC data interfaces. verilog source code
<niuqs> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] verilog-PS2

说明：在FPGA内，实现PS2键盘数据读取功能，verilog源代码-In the FPGA, achieving PS2 keyboard data read functions, verilog source code
<niuqs> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] verilog-VGA

说明：在FPGA内，实现简单的VGA显示功能。verilog源代码-In the FPGA, the realization of a simple VGA display. verilog source code
<niuqs> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] PWM_VerilogHDL

说明：altera公司网站上的详细的PWM设计的Verilog hdl源程序，大多数都采用这个-altera company' s Web site the detailed design of the PWM source Verilog hdl, most have adopted this
<Mrshen> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] DS1302

说明：本代码是控制DS1302的VHDL代码，浅显易懂，方便修改，注意看data sheet，保证时钟和各个延迟满足要求即可-This code is to control the DS1302' s VHDL code, easy to understand, easy changes, note the data sheet, ensure the clock and can meet the requirements of the various delays
<kaishi> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] dds_key_bak

说明：DDS控制部分 数码管显示，可选择多种波形，频率可控-DDS control part of digital tube display, choose a variety of waveforms, frequency controlled
<jun> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] dds

说明：VHDL编的CPLD正弦波产生程序用直接数值合成DDS原理驱动dac0832实现正弦波输-VHDL compiled CPLD sine wave generation process by direct numerical synthesis of theory-driven dac0832 achieved DDS sine wave input
<袁文鼎> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] AudioVMix

说明：通过SDI信号的行同步，列同步和场同步，并通过对行和列的像素点进行计数限制来输出处理后的SDI数据-SDI signal through the line of synchronization, the column sync and field sync, and through pairs of rows and columns of pixels counted restrictions to the SDI output of processed data
<邢占鹏> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] DecoderAudio

说明：本程序为SDI的音视频分离Verilog程序，信号通过分离后，可以分离出视频和音频信号。-This procedure for the separation of SDI audio and video Verilog program, the signal after the separation, can be isolated video and audio signals.
<邢占鹏> 在 2025-06-20 上传 | 大小：2kb | 下载：1