[VHDL编程] chap6

说明：10个VHDL的经典实例，加法计数器中的进程，任务举例，测试程序，函数-10 VHDL classic example of the counter in the process of addition, tasks for example, test procedures, functions. . .
<chencong> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] time

说明：电子钟实现 包含数字跑表 万年历 设置三个闹钟 时间，日期调整-Clock to achieve with digital stopwatch calendar set three alarm time, date, adjust
<楚辰> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGADDSVHDL

说明：基于FPGA的DDS源码，可用，简单易懂-FPGA-based DDS source code, available, easy to understand
<kaka> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] BasedonFPGADCmotorController

说明：这是我收集的基于FPGA的马达控制程序，仅供初学者参考。-Based on FPGA DC motor Controller
<刘先生> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] I2C

说明：Use this source code for I2C interface module
<Harry Sunaryo> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] digital_seven_segment_clock

说明：digital seven segment clock
<Harry Sunaryo> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] vga

说明：从fpga到vga输出的verilog程序，信号包括了RGB,VSYNC,HSYNC信号！-the program in verilog from fpga to vga ,which includes the signal of red\green\blue and vsync\hsync.
<zyc> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] clock_divider_lab

说明：Clock divider lab uusing xilinx tools, and simulator like modelsim
<praveen> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] state

说明：这是SDRAM控制器的主状态机，里面包括了SDRAM的初始化程序以及最主要的状态机。-failed to translate
<谢华东> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] rs232

说明：串口232程序，实现并串转换及相应的操作-Serial 232 program, to achieve and string conversion and the corresponding operation
<mofanvshen> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] sqrt

说明：This zip file contains the verilog source code for square root calculation and its test bench
<Jaganathan> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] Vga

说明：VHDL code to digitally control the interface with a VGA display. Code is technologically independent and can be prototyped in any programmable device or ASIC.
<celia> 在 2025-06-16 上传 | 大小：2kb | 下载：0