[VHDL编程] clk_div

说明：Clock devider in VHDL code
<Haitham> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] reset_gen

说明：reset generation to avoid asynch reset
<Haitham> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] fifo_test.v.tar

说明：code for implementing high speed fifo for apturing data from fpga-code for for implementing high speed fifo for apturing data from fpga
<Vikas> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] cordic

说明：基于cordic算法的正余弦信号发生器，通过编译仿真-Cordic algorithm is based on the cosine signal generator, through the compiled simulation
<远 额> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] MyFilter

说明：FPGA实现数字滤波器，用VHDL语言实现的直接1型FIR滤波器，具有较好的参考价值。-FPGA realization of digital filters using VHDL language to achieve the direct FIR filter type 1, has a good reference value.
<胡佳> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] transfer

说明：基于CPLD的PWM波形的发生器，编程语言为verilog,开发环境为QuartusII.-The CPLD-based PWM waveform generator, the programming language to verilog, development environment for QuartusII.
<ouyangyajuan> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] TLC

说明：用VHDL语言写的交通灯控制器，希望对大家有所帮助。-VHDL language with the traffic light controller, you would like to help.
<zdh> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] ram_16bit

说明：RAM写入16位，读出16位,并且通过计数器控制ram可以实现读入多个数据-This ram can write 16bits and read 16 bits
<吴传平> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] int_div

说明：基于fpga的任意频率的可计数分频器（奇偶数皆可）-frequency divide
<yuhan> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] sram_controleur_top

说明：Sram controller with 6 commande ports
<Charles> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] screen_shoot

说明：Example of a screen shot module in a FPGA (upload bitmap file by RS232)
<Charles> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] pushbutton_wrapper

说明：赛灵思FPAG开发板上的按钮VHDL源代码，对于硬件设计可以借鉴的好材料！-Xilinx development board FPAG button VHDL source code for the hardware design can learn from the good material!
<dc> 在 2025-06-16 上传 | 大小：2kb | 下载：0