资源列表

« 1 2 ... .45 .46 .47 .48 .49 3750.51 .52 .53 .54 .55 ... 4310 »

[VHDL编程FSM

说明:这是一个有限状态机的设计,并且用来测试一个学列,七段数码管输出检测序列的值,有限状态机用三段式编写。- This is a finite state machine design, and used to test a school, seven-segment digital output detection sequence value, the finite state machine with three-stage preparation.
<east> 在 2025-06-23 上传 | 大小:2kb | 下载:0

[VHDL编程inter_deleaver

说明:This the code for the interleaver and the deinterleaver in the verilog code.-This is the code for the interleaver and the deinterleaver in the verilog code.
<rion> 在 2025-06-23 上传 | 大小:2kb | 下载:0

[VHDL编程fifofinal

说明:FIFO verilog学习时的基础编程练习。以8位输入,8位输出为例,输入输出采取不同时钟。 附加testbench。-first in first out
<刘思晗> 在 2025-06-23 上传 | 大小:2kb | 下载:0

[VHDL编程ADC

说明:verilog At the last, before starting fist go through the FPGA NEXYS2 Board manual. It will be useful for you for this interfacing and also for the future. Best of luck…, try this one because practice makes man perfect. And, yes also if you have a
<sid> 在 2025-06-23 上传 | 大小:2kb | 下载:0

[VHDL编程Vector_Matrix_Multiplier

说明:VHDL Vector Matrix Multiplier
<AhMahdi> 在 2025-06-23 上传 | 大小:2kb | 下载:0

[VHDL编程Seq_det_binary

说明:FSM Seq detector in binary encoding
<vki> 在 2025-06-23 上传 | 大小:2kb | 下载:0

[VHDL编程top

说明:先将并行数据转换为串行位流,再将串行位流转换为并行数据,两个模块共用一条并行总线和时钟。-First parallel data into a serial bit stream, then the serial bit stream into parallel data, two modules share a parallel bus and a clock.
<乔帅> 在 2025-06-23 上传 | 大小:2kb | 下载:0

[VHDL编程image_scaling

说明:Image scaling using verilog
<Yagni> 在 2025-06-23 上传 | 大小:2kb | 下载:0

[VHDL编程FSW

说明:verilog写的有限状态机(FSW)序列检测,检测到0100_01给出高电平,包含测试文件,Modelsim下仿真成功。-Verilog written finite state machine( FSW) sequence detection, detected 0100_01 given high, including the test file, Modelsim simulation success.
<郑航> 在 2025-06-23 上传 | 大小:2kb | 下载:0

[VHDL编程music

说明:Music demo verilog file
<Raz> 在 2025-06-23 上传 | 大小:2kb | 下载:0

[VHDL编程pgm

说明:package for image reading and writing in vhdl
<kaissallami> 在 2025-06-23 上传 | 大小:2kb | 下载:0

[VHDL编程LZSS

说明:Lempel–Ziv–Storer–Szymanski compression encoder verilog code
<Lin> 在 2025-06-23 上传 | 大小:2kb | 下载:0
« 1 2 ... .45 .46 .47 .48 .49 3750.51 .52 .53 .54 .55 ... 4310 »

源码中国 www.ymcn.org