[VHDL编程] key_debounce

说明：按键消抖操作，采用计数延时20ms的方式实现按键消抖，防止出现误按，VHDL和verilog-Button shaking operation, the use of counting delay 20ms way to achieve the key to shake, to prevent the error, VHDL and verilog
<d232> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] CNN

说明：最简单的R3信道编解码，包含有测试程序，非常实用-The simplest R3 channel codec contains a test program that is very useful
<untruegrass> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] adc

说明：fpga单片机通过AD转换读取电压值并通过数码管显示-The fpga single-chip microcomputer reads the voltage and displays it through a digital tube
<huangliang> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] song

说明：用硬件描述语言verilog hdl写的借助外设蜂鸣器实现产生固定的音乐。-Using Hardware Descr iption Language Verilog HDL written with peripheral buzzer to achieve fixed music.
<hdwahfi> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] I2C

说明：自己编写的针对I2C芯片的Verilog读写程序，非常有用(I have written for I2C chip Verilog read and write procedures, very useful)
<何河 > 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] digital_clock

说明：vivado 学习资料 数字时钟设计 新建工程后导入相关文件（source）(digital clock Vivado learning materials Digital clock design, new construction, import related documents (source))
<kkoogqw > 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] hua

说明：使用verilog编写的AD7810控制器，经过了仿真验证(The AD7810 controller written by Verilog has been verified by simulation)
<jxxymm > 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] jtag fsm

说明：jtag接口的状态机实现，李庆华《通信IC设计》随机代码(State machine implementation of JTAG interface)
<xilingsnow > 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO_ASY

说明：异步FIFO，利用格雷码作异步FIFO指针减少亚稳态产生，利用同步寄存器放置亚稳态的级联传播。(Asynchronous FIFO, using gray code for asynchronous FIFO pointer to reduce metastable, cascade propagation using synchronous register placed metastable.)
<253765952 > 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] encoder

说明：基于1553B 模块 decoder 程序(decode_1553b_model.v)
<雷力风神 > 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDLDIV

说明：文档里面的程序是用VHDL编程的分频程序，是将12MHZ的频率分频为1HZ和1KHZ，当然，也可以修改成任意频率的分频程序。(Document inside the program is programmed with VHDL frequency division program, is the frequency of 12MHZ frequency is 1HZ and 1KHZ, of course, can also be modified to any frequency frequ
<wangtao74177 > 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO

说明：用verilog语言的实现FIFO存储器，以先进先出的方式处理数据(The FIFO memory is implemented in Verilog language, and data is processed in FIFO)
<ttian > 在 2025-06-23 上传 | 大小：2kb | 下载：0