[VHDL编程] Desktop

说明：用Verilog编程语言来实现一个具有奇校验功能的串行发送电路，可以采用移位寄存器和有限状态机的方式来实现。(Serial transmission circuit with odd check function)
<许晴125> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] xyj

说明：实现洗衣机六个状态的转换，计时、报警功能。(The realization of the conversion, timing and alarm function of the six states of the washing machine.)
<观水观澜> 在 2025-06-23 上传 | 大小：2kb | 下载：1

[VHDL编程] gtx_aurora_zc706_clock_module

说明：对aurora模块时钟处理模块，实现时钟的分频等处理(Aurora module clock processing module,Clock frequency division and other processing)
<独白惠茹> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] CRC

说明：CRC32:polynomial: (0 1 2 4 5 7 8 10 11 12 16 22 23 26 32) * data width: 8 CRC16:polynomial: (0 1 2 4 5 7 8 10 11 12 16 22 23 26 32) * data width: 8
<FYSG> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] DIGITALCLOCK

说明：多功能数字种 可实现校时 闹钟 整点报时等功能(Multi-function digital species can realize the function of time alarm clock and other functions)
<guoerpro> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] PLL

说明：verilog编写的锁相环程序。可以对照参考(Verilog prepared by the phase-locked loop program. Can control reference)
<端木熊> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] 按键消抖

说明：按键消抖比较实用的代码 对于入门的同学很实用(A more practical code with a button.)
<小果灬果> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] nco1mhz

说明：使用FPGA元件中的NCO产生1MHZ频率\相位可调的输出(Use the NCO in the FPGA element to produce 1MHZ frequency \ phase adjustable output)
<SMALLMOON> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] i2c_ctr

说明：标准iic通信协议，项目中已经使用过，下载可直接上项目(The standard IIC communication protocol has been used in the project. On the basis of IIC, the configuration and detection function of the register can be added.)
<橙子很好吃> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] device_dri

说明：该程序结合iic驱动程序，可用自动检测硬件的寄存器配置参数是否正确，项目中已使用过(With the IIC driver, the program can automatically detect whether the hardware's register configuration parameters are correct. The program has been used in the project.)
<橙子很好吃> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] Q22-c.tar

说明：hdl design using verilog for beginer
<guy03> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] 异步FIFO

说明：自己编写的同步和异步FIFO的verilog代码，验证过，有可靠性(Verilog code of my own synchronous and asynchronous FIFO, verified,and reliable.)
<大黄黄黄> 在 2025-06-23 上传 | 大小：2kb | 下载：0