[VHDL编程] shuzizhong

说明：基于VHDL的数字钟的设计，本文给出了详细的代码，直接可用！-VHDL-based digital clock design, this paper presents a detailed code, directly available!
<马聪聪> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] uart

说明：用veriolg 语言编写的串口通讯程序，通过FPGA控制串口的通讯。-a veriog program completed on FPGA to contrlo a uart to communicaton with a computer
<dujuan> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] clk_111k

说明：Clock baud rate modifier
<Bobo> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] flash

说明：通过NIOS环境用C语言对Flash进行读写操作，对初学者有很好的参考价值 -NIOS environment by using C language on the Flash read and write operations on the value of a good reference for beginners
<gdr> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] crc

说明：CRC循环冗余检错Cyclic Redundancy Check-Cyclic Redundancy Check
<晨阳> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] butterfly1

说明：FFT蝶形运算单元程序，可用于OFDM,以及任何相关数字信号处理的设计中-FFT butterfly processor program can be used in OFDM, as well as any relevant design of digital signal processing
<姚兴波> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] ccmul

说明：FFT旋转因子，旋转因子是蝶形运算的组成部分，是数字信号处理FFT算法的基础部分-FFT twiddle factor, rotation factor is an integral part of the butterfly, digital signal processing is a fundamental part of FFT algorithm
<姚兴波> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] MPU707

说明：固定乘法运算，用于FFT编程，是固定的乘法，对FFT运算比较有用-Fixed multiplication for FFT program, a fixed multiplication, more useful on the FFT operation
<姚兴波> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] SPI

说明：design and implement a digital system on the Altera NIOS board which will read an analogue input using MicroChip’s SPI MCP3202 12-Bit A/D converter. The 8 most significant bits of the converted data will be displayed on two seven segments of the NIOS
<weichenghao> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] Gap_Finder

说明：To find the distance between two input 4 bits and output it in 2 bits
<chenghao wei> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] adc

说明：adc code in vhdl. by suman, praveen
<suman> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl

说明：慢码的vhdl，编码，解码，现在在做一个红外线的project.RC5 生成一个信号个给检测器，检测器会产生一组14 bits的数据流（是一组 曼彻斯特编码）。想用VHDL做一个解码器。-Slow code vhdl
<hm> 在 2025-06-16 上传 | 大小：1kb | 下载：0