[VHDL编程] par_addsub

说明：adder subtreactor verilog code
<shahul> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] 16QAM

说明：This Verilog HDL file for 16 QAM mapper-This is Verilog HDL file for 16 QAM mapper
<Abdur Rahim> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] RAM_module

说明：file contain vhdl code for RAM module
<sunny> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] ROM_module

说明：it contain source code for ROM module.
<sunny> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] comparator

说明：it contain source code for comparator module.
<sunny> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] Tristate_driver

说明：it contain source code for tristate driver module.
<sunny> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] 16bitcounter

说明：it contain source code for 16 bit counter module.
<sunny> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] qiangda

说明：设计的四人多路抢答器，基于vhdl开发环境-this project is based on vhdl
<束方健> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] PS2_Controller

说明：verilog hdl 实现的PS2控制模块-verilog hdl PS2
<dk1st> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] i2c_slave

说明：自己写的iic slave的控制器，经过验证-Wrote it myself iic slave controller, verified
<高伟> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] MECEditDocument

说明：一个很好的基于单片机频率计的程序，希望对用的着的朋友有所帮助-A good frequency meter based on SCM procedures, hope to use a friend' s help
<houhb> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] mytime

说明：Verilog实现的实时时钟 功能，时分秒-Verilog timer
<liuyun> 在 2025-06-15 上传 | 大小：1kb | 下载：0