[VHDL编程] gold

说明：基于vhdl语言的15位gold序列的设计的开端一部分程序-Vhdl language based on sequences of the 15 gold as part of the beginning of the design process
<任东安> 在 2025-05-28 上传 | 大小：1kb | 下载：0

[VHDL编程] Abus_fifo_ram_V1

说明：该模块是基于verilog语言编写的双口ram模块，可将该该模块作为缓存模块使用-surpost ram write/read
<杨春> 在 2025-05-28 上传 | 大小：1kb | 下载：0

[VHDL编程] TEST

说明：周期测试的FPGA源代码，希望对大家有点作用。-Periodic testing of FPGA source code, we want to little effect.
<lin fenbin> 在 2025-05-28 上传 | 大小：1kb | 下载：0

[VHDL编程] PROCESS_CLARA_4

说明：引用了TXT文档数据导入激励数据源的方法-TXT document referenced data into the data sources for excitation
<houyongchang> 在 2025-05-28 上传 | 大小：1kb | 下载：0

[VHDL编程] Dac714

说明：dac714的控制程序，包括spi数据通信，转换控制-dac714 control procedures, including the spi data communications, switching control
<李立> 在 2025-05-28 上传 | 大小：1kb | 下载：0

[VHDL编程] kongtiaokongzhi

说明：用状态机方式编写的简单的空调控制器，根据外界不同的温度控制制冷升温-With the state machine approach to the preparation of a simple air-conditioning controller, according to outside temperature of different refrigerant temperature control
<xdm> 在 2025-05-28 上传 | 大小：1kb | 下载：0

[VHDL编程] fangdoudonganjian

说明：本程序的开发环境是VHDL语言环境。本程序采用双进程即双process的方式，实现按键防止抖动编码电路的功能。具体是采用行和列双向选中控制的方式，来判断哪个按键被按下。本程序共有三个状态。 本程序是VHDL课程的状态机的典型应用实例！-This procedure is the VHDL language development environment environment. The program uses two-way pr
<xdm> 在 2025-05-28 上传 | 大小：1kb | 下载：0

[VHDL编程] shixucaiyangkongzhimokuai

说明：时序控制采样模块，可以根据自己的需要对程序进行相应的修改，以采集到自己想要的数据。-Sequential control sampling module, can need according to oneself the procedure with the corresponding revision, they want to collect the data.
<杨阳> 在 2025-05-28 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl-44

说明：4*4 vhdl语言键盘扫描程序 无去抖-4* 4 vhdl language keyboard scanner not to shake
<郝艳超> 在 2025-05-28 上传 | 大小：1kb | 下载：0

[VHDL编程] pll

说明：verilog硬件描述语言实现数字锁相环功能仿真,-Digital phase-locked loop using verilog
<huashuyang> 在 2025-05-28 上传 | 大小：1kb | 下载：0

[VHDL编程] xinjian

说明：mpsk的解调代码 主要为调制程序的VHDL的仿真程序-mpsk code mainly for the modulation and demodulation process VHDL simulation program
<请来> 在 2025-05-28 上传 | 大小：1kb | 下载：0

[VHDL编程] Each-module-program

说明：此程序为基于FPGA乐曲演奏电路设计的VHDL程序，可根据程序手动控制播放的音乐-This program tracks performance FPGA-based VHDL circuit design process, according to the manual control of the music program
<赵沂林> 在 2025-05-28 上传 | 大小：1kb | 下载：0