[VHDL编程] PCK_CRC4_D4

说明：E1成帧模块，使用VHDL语言设计中的CRC4校验码生成模块-E1 framing module, using the VHDL language design CRC4 check code generation module
<> 在 2025-05-23 上传 | 大小：1kb | 下载：0

[VHDL编程] div_32bits

说明：以ISE为平台，VHDL语言编写的32位补码整数除法器模块，只需在Top模块中调用即可-As a platform to ISE, VHDL language complement 32-bit integer division module, simply call the module to Top
<熊思源> 在 2025-05-23 上传 | 大小：1kb | 下载：0

[VHDL编程] chufa

说明：二进制除法实现，可实现四位二进制的除法运算-Binary division to achieve, enabling four binary division
<宋关龙> 在 2025-05-23 上传 | 大小：1kb | 下载：0

[VHDL编程] FSK

说明：FSK 的FPGA实现，使用verilogHDL语言-FSK in FPGA,using verilogHDL
<leaffloat> 在 2025-05-23 上传 | 大小：1kb | 下载：0

[VHDL编程] fpga-chengxu

说明：对扩频通信系统的仿真程序，应用于fpga开发环境下-a simulation of Spread spectrum communication, using for fpga environment
<du yuming> 在 2025-05-23 上传 | 大小：1kb | 下载：0

[VHDL编程] afficheur

说明：Allow you to make display on your Spartan-3 Xc3s2-Allow you to make display on your Spartan-3 Xc3s200
<rakotondrasoa> 在 2025-05-23 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL_counter_source_code

说明：VHDL Counter Source Code
<Acount> 在 2025-05-23 上传 | 大小：1kb | 下载：0

[VHDL编程] counter_tbw

说明：VHDL Counter Test Bench
<Acount> 在 2025-05-23 上传 | 大小：1kb | 下载：0

[VHDL编程] AND_gate

说明：VHDL AND gate source code
<Acount> 在 2025-05-23 上传 | 大小：1kb | 下载：0

[VHDL编程] NAND_gate

说明：VHDL NAND gate source code
<Acount> 在 2025-05-23 上传 | 大小：1kb | 下载：0

[VHDL编程] OR_gate

说明：VHDL OR gate source code
<Acount> 在 2025-05-23 上传 | 大小：1kb | 下载：0

[VHDL编程] DIV2

说明：二分频，占空比，50比50，VHDL语言-Second, frequency, duty cycle, 50 to 50, VHDL language
<王锋> 在 2025-05-23 上传 | 大小：1kb | 下载：0