[VHDL编程] dsp-2000jy

说明：dsp2000系列 产生一个阶跃函数发生的一个程序 在中断服务子程序中输出一个固定的值且将定时周期设置较小，输出近似为一阶跃函数-dsp2000 series to produce a program of a step function Output a fixed value of the timing cycle set smaller, the output is approximately a step function in the interrupt service rou
<夏宇绅> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] serialdivider-model

说明：this is serial divider model vhdl file and testbench not included
<maddy> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] compare

说明：verilog两个数的比较，由加法器改编而来-verilog comparison
<贺恩力> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] lms

说明：LMS自适应滤波器,verilog语言实现，能实现有符号数的运算-LMS filer
<guanwen> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] jiaotongdeng

说明：交通那个指示灯，用于在路口指示交通行走。防止意外发生。-The traffic lights
<mfb> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] NetValueInd_v1

说明：MT4 Net value indicator
<Alex> 在 2025-06-09 上传 | 大小：1kb | 下载：1

[VHDL编程] Time_setting

说明：时间设置 可以作为设计中的一个小模块进行使用 方便快捷-time setting
<钱程> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] alm124

说明：关于Hspice的仿真实例源码，器件、导线buffer-Example about Hspice simulation,concerning device.wire and buffer
<Panda> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：采用FPGA实现数字钟功能，包括调时调分整点报时等功能。-FPGA Implementation of a digital clock function, including the tune when the tune points the whole point timekeeping functions.
<> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] tmx

说明：采用了FPGA编程，学习LCD，实现了LCD显示频率计的功能。-FPGA programming, learning the LCD, the LCD display the frequency meter.
<> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] fsk

说明：FSK的编码 运用VHDL实现代码仿真-FSK encoding
<cherry> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] Counters

说明：bcdcounter in VHDL, behavioral
<Samira> 在 2025-06-09 上传 | 大小：1kb | 下载：0