[VHDL编程] CLK_Detector-

说明：时钟（2m、34m、45m、58m、77m、155m)检测-CLOCK INCLUDING(2m、34m、45m、58m、77m、155m)DETECT
<dubiqin> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] ds18b20

说明：这是一个基于DS18B20的测温系统的VHDL语言描写-This is a temperature measurement system based on VHDL descr iptions DS18B20
<shenhui> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] SRAM_WR

说明：本人自己经过实践检验的SRAM读写器，用Verilog编写的，可以作为FIFO使用。-I own proven SRAM reader, using Verilog prepared, can be used as a FIFO.
<孟德> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] quanjia

说明：一位全加器 一位全加器 -A full adder a full adder a full adder a full adder
<zhuzhu> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] control

说明：微程序控制器的VerilogHDL代码，24位微指令，一般用于CISC控制器的设计-Micro-program controller designed VerilogHDL code, 24 microinstruction, generally used for CISC controllers
<machao> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] key_piano

说明：基于FPGA的Verilog语言开发的电子琴测试程序，很好哦-Verilog FPGA-based language developed organ testing procedures, very well
<华南> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] VGA

说明：基于FPGA的Verilog语言的VGA测试程序，仅供参考-FPGA-based VGA Verilog language test procedures for reference
<华南> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] ccd_timing

说明：tcd1209d drive-timing
<Tseng Light> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] if_3w

说明：3-wire interface slave tape out verification ok
<林文榮> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_verilog.tar

说明：在FPGA上实验UART的verilog源码,可综合,已测试OK.-The experimental UART on FPGA verilog source
<libaizhang> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd_i80_verilog.tar

说明：在FPGA上通过i80(intel 8080)接口驱动LCD的verilog源码.-In the FPGA i80 (intel 8080) interface to the LCD driver verilog source.
<libaizhang> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] E4_4_IIR4Functions

说明：用verilog语言实现的一个IIR滤波器，因为现在的ise等工具中没有包含相关的ip核，所以需要手动设计。 -With verilog language to achieve an IIR filter, because now ise and other tools do not contain the relevant ip kernel, so the need for manual design.
<杨某人> 在 2025-06-07 上传 | 大小：1kb | 下载：0