[VHDL编程] vhdl

说明：8bit latch and a led code
<刘彻> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] Ch3

说明：《Verilog HDL数字系统设计及仿真》第三章源代码-Verilog HDL
<Cliu> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] Ch4

说明：《Verilog HDL数字系统设计及仿真》第四章 Verilog HDL行为级建模源代码-" Verilog HDL design and simulation of digital systems," Chapter IV behavioral modeling Verilog HDL source code
<Cliu> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] Ch8

说明：《Verilog HDL数字系统设计及仿真》第八章有限状态机的设计源代码-" Verilog HDL design and simulation of digital systems." Chapter VIII of the finite state machine design source code
<Cliu> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] test2

说明：此程序为汉字“正”的源程序，仅仅用于学习和交流使用，不当之处，望指正！-This program is the Chinese character " positive" the source, use only for learning and communication, inappropriate, hope correction!
<cc> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] 1

说明：信号发生器VHDL实现,实现一种信号的产生-Signal generator VHDL implementation to achieve produce a signal
<mike> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] core

说明：串转并的电路转换器，并包含testbench。-The converter circuit about serial to parrel, including testbench.
<Dante.W> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] DOT_LED

说明：点亮LED，适用于FPGA 初学者，很不错的例子，简单、易懂-dot led
<leo> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] clock_retrive_lsy

说明：用于E1接口数据时钟恢复，可提取相应的频率-Using for E1 interface, support 2M frequency recovery and retime
<李仕意> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd

说明：本代码利用verilog语言写的驱动LCD1602 其中LCD1602显示为英文。（LCD带字库）-This code is written in verilog use drive LCD1602 Which LCD1602 display in English. (LCD with font)
<刘天宇> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] FIX_ONE_ROW_ROM

说明：此為文字型LCD顯示液晶透過矩陣與狀態機顯示內容-This is a text-based LCD display through matrix liquid crystal display with a state machine
<> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo

说明：先进先出模块，该模块可以用来调节数据的速率，而且可以作为暂时存储器使用，一般的FPGA调试时使用较多。-frist in frist out
<yanh> 在 2025-06-06 上传 | 大小：1kb | 下载：0