[VHDL编程] cc

说明：CC217编程序，verilog实现，串行输入串行输出-CC 217 program, to achieve Verilog, serial input serial output
<zhangbin> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] shizhong

说明：这个程序是基于Quartus II的，能通过数码管显示时、分、秒，具有闹钟的功能，能通过按键校时。-his program is based on the Quartus II, and when through digital display hours, minutes, seconds, and has an alarm clock function, button through school.
<jinsan> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] AD5300

说明：FPGA外部AD部分代码，FPGA芯片采用xilinx sptan3e 可以实现AD的采集-The FPGA external AD code, the FPGA chip using xilinx sptan3e can realize the collection of the AD
<chenkun> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] PS2

说明：FPGA外部PS2j键盘部分代码，FPGA芯片采用xilinx sptan3e 可以实现键盘与串口的通信-The FPGA external PS2j keyboard part of the code, the FPGA chip using xilinx sptan3e can realize the keyboard and a serial port communication
<chenkun> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] Rxd-new

说明：FPGA串口部分发送部分代码，FPGA芯片采用xilinx sptan3e 可以实现FPGA与电脑的通信-FPGA serial sections to send code, the FPGA chip using xilinx sptan3e can implement on FPGA and computer communications
<chenkun> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] TXd_FIFO

说明：用FPGA 串口通信发送部分代码，FPGA芯片采用xilinx sptan3e 可以实现FPGA向通过max232电脑发送数据-The FPGA to send part of the code, serial communication, the FPGA chip using xilinx sptan3e can implement on FPGA send through max232 computer data
<chenkun> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] key

说明：实现FPGA 按键控制部分代码，FPGA芯片采用xilinx sptan3e 可以实现按下按键后FPGA通过max232给电脑发送数据-Achieve FPGA button control part of the code, the FPGA chip using xilinx sptan3e can realize after press the button the FPGA through max232 send data to a computer
<chenkun> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] 1

说明：本程序成功描述了如何用单片机对温湿度传感器进行控制-This procedure describes how to successfully use the microcontroller to control the temperature and humidity sensor
<liuyunpeng> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] adder

说明：float_adder and multiplier.
<shuixuan> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] usb_packet_fifo

说明：usb packet fifo VHDL
<zhou tao> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：一个100MHZ的时钟信号经过分频器得到1HZ信号，然后输入到三位计数器中，计数器的输出在相应的FPGA上的LED灯上展示。该程序主要包含四部分：测试文件、顶层文件、分屏器模块和计数器模块。-100MHZ clock signal through a divider to get 1HZ signal, and then input to the three counters, the output of the counter displayed on the corresponding LE
<asong> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog-Code-Receiver

说明：Verilog Code for Receiver USART
<Tushar> 在 2025-06-06 上传 | 大小：1kb | 下载：0