资源列表
[VHDL编程] state-machine
说明:Verilog HDL编写的简单状态机程序。-The Verilog HDL written a simple state machine program.<陈> 在 2025-12-24 上传 | 大小:160kb | 下载:0
[VHDL编程] FPGA-experiment
说明:fpga经验总结,fpga系统设计的主要思路和方法初探-the fpga Experience fpga design ideas and methods of the<龚志文> 在 2025-12-24 上传 | 大小:928kb | 下载:0
[VHDL编程] FPGA-design-circuit
说明:fpga经验总结,fpga系统设计的主要思路和方法初探-the fpga Experience fpga design ideas and methods of the<龚志文> 在 2025-12-24 上传 | 大小:35kb | 下载:0
[VHDL编程] timer_16bits
说明:一个16位的定时器,用于系统时间调度,已经调试过,可以挂在avalonMM总线上。-an 16 bits timer,can userd for system s time dispatch.<xujie> 在 2025-12-24 上传 | 大小:1kb | 下载:0
[VHDL编程] SIMULATION-AND-SYNTHESIS-OF-TRIPLE-DES-BLOCK-CIPH
说明: This project presents FPGA implementations of the DES and Triple-DES with improved security against power analysis attacks. The proposed designs use Boolean masking, a previously introduced technique to protect smart card implementations from these<abilash> 在 2025-12-24 上传 | 大小:5.12mb | 下载:0
[VHDL编程] mutil_cpu
说明:主要设计了基于Nios_的双核处理器的设计与实现,内含QUARTUS工程文件,实现了两个CPU通过互斥核通讯的实验。EP2C5平台-Primarily designed dual-core processors based Nios_ the design and implementation of embedded QUARTUS engineering documents, to achieve a of two CPU mutex nuclear communications experi<核外电子> 在 2025-12-24 上传 | 大小:21.81mb | 下载:0