[VHDL编程] paobiao

说明：该程序为数字跑表程序，具有复位，暂停，秒表计时等功能。-The program is a digital stopwatch program with reset and pause stopwatch timing functions.
<赵莹> 在 2025-06-27 上传 | 大小：1kb | 下载：0

[VHDL编程] mpc

说明：该程序为设计实现了一个简单的微处理器，使用硬件语言编辑，设计方法简单。-The program is designed to achieve a simple microprocessor hardware language editing, simple design.
<赵莹> 在 2025-06-27 上传 | 大小：1kb | 下载：0

[VHDL编程] seg

说明：大西瓜FPGA开发板陪赠资料\大西瓜FPGA开发板例程（基础+进阶）\开发板基础实验\开发板基础实验---数码管的动态显示。Verilog -Watermelon FPGA development board to accompany gifts Data \ the watermelon FPGA development board routines (foundation+ Advanced) \ basic experimental development board \ basic ex
<飞飞法> 在 2025-06-27 上传 | 大小：365kb | 下载：0

[VHDL编程] time_clock

说明：时钟数码管显示FPGA例子-Verilog语言-Clock digital display FPGA example-Verilog language
<飞飞法> 在 2025-06-27 上传 | 大小：584kb | 下载：0

[VHDL编程] FPGA-Uart

说明：fpga串口通讯程序。用Verilog语言编写-fpga serial communication program. Verilog
<飞飞法> 在 2025-06-27 上传 | 大小：736kb | 下载：0

[VHDL编程] VGA_pll

说明：基于FPGA VGA 时钟的设计,关于pll的设计，可以参考一下-The PLL of vga use in FPGA
<jason> 在 2025-06-27 上传 | 大小：407kb | 下载：0

[VHDL编程] hi

说明：Hi this very important code of router by using verilog -Hi this is very important code of router by using verilog
<siva> 在 2025-06-27 上传 | 大小：3kb | 下载：0

[VHDL编程] router

说明：Hi this is ROUTER code by using system verilog please go through it
<siva> 在 2025-06-27 上传 | 大小：270kb | 下载：0

[VHDL编程] rtl.tar

说明：This RTL of Router by uisng verilog-This is RTL of Router by uisng verilog
<siva> 在 2025-06-27 上传 | 大小：3kb | 下载：0

[VHDL编程] rtl

说明：This is also RTL of router by using another type of method
<siva> 在 2025-06-27 上传 | 大小：7kb | 下载：0

[VHDL编程] wehu

说明：This is an important notes on system verilog from testbench.in
<siva> 在 2025-06-27 上传 | 大小：1.24mb | 下载：0

[VHDL编程] smg

说明：对某一引脚高电平计时并用三位数码管显示程序，每秒钟更新一次，quartus ii开发环境，verilog语言编程-Timing in response to a pin of the high level duration with three digital tube display .Quartus_II software development environment and Verilog language preparation
<李晶> 在 2025-06-27 上传 | 大小：2.56mb | 下载：0