[VHDL编程] mean-simulation

说明：一个均值仿真的代码！真的很好！完整的工程文件-A mean simulation code! Really good! Complete project file
<李涛> 在 2025-06-09 上传 | 大小：2.08mb | 下载：0

[VHDL编程] add_led

说明：利用K1,K2来代替A2 A1 的数据输入。 利用K3,K4来代替B2 B1 的数据输入。 我把A0和B0都设置成1了。 所以一开始数码管显示的是E.应为111加111就等于E 数码管显示相加结果-K1, K2 to replace A2 A1 data input. K3, K4 to replace B2 B1 data input. A0 and B0 are set to 1. So beginning digital display E. should be 111 p
<卢宇生> 在 2025-06-09 上传 | 大小：319kb | 下载：0

[VHDL编程] jiafaqi

说明：利用FPGA，VHDL设计一个加法器控制LED。-The use of FPGA, VHDL design an adder control LED.
<卢宇生> 在 2025-06-09 上传 | 大小：438kb | 下载：0

[VHDL编程] FPGA_DS18B20

说明：利用FPGA，vhdl语言设计，控制DS18B20芯片温度检测。-FPGA, vhdl language design, control DS18B20 chip temperature detection
<卢宇生> 在 2025-06-09 上传 | 大小：729kb | 下载：0

[VHDL编程] bujindianji

说明：利用FPGA,VHDL语言的状态机设计步进电机驱动。-FPGA, VHDL language state machine design stepper motor driver. . .
<卢宇生> 在 2025-06-09 上传 | 大小：286kb | 下载：0

[VHDL编程] manchester-decoder-encoder

说明：Manchester Encoder - Decoder-Manchester Encoder- Decoder
<Archie> 在 2025-06-09 上传 | 大小：9kb | 下载：0

[VHDL编程] Simply-RISC-M1-Core.tar

说明：Simply RISC M1 Core.tar
<Archie> 在 2025-06-09 上传 | 大小：275kb | 下载：0

[VHDL编程] minimips_latest.tar

说明：minimips MIPS CPU源码，包括文档说明-minimips CPU source code documentation etc
<Archie> 在 2025-06-09 上传 | 大小：487kb | 下载：0

[VHDL编程] axi_master_latest.tar

说明：RobustVerilog generic AXI master stub源码，包括文档说明-RobustVerilog generic AXI master stub
<Archie> 在 2025-06-09 上传 | 大小：18kb | 下载：1

[VHDL编程] sgmii_latest.tar

说明：This core implements Physical Coding Sublayer of 1000BaseX transmission (IEEE 802.3 Clause36 and 37). This core can also be used for SGMII interface as this interface leverages 1000BaseX PCS. The differences between the 2 protocols are Link-timer and
<Archie> 在 2025-06-09 上传 | 大小：15.3mb | 下载：0

[VHDL编程] sdram

说明：自己做的一个SDRAM控制器，供大家参考啊！-Own a SDRAM controller for your reference!
<李涛> 在 2025-06-09 上传 | 大小：2.72mb | 下载：0

[VHDL编程] a1

说明：1 bit MUX 用ISE写的1bit MUX的verilog code 可以在ISE上模拟1bit MUX的运作-1 bit MUX It is a file of verilog code to design a 1 bit MUX. It is design by ISEbit
<崔博> 在 2025-06-09 上传 | 大小：1kb | 下载：0