资源列表
[VHDL编程] yy
说明:七人表决器当选举人大于或等于4时为通过,绿灯亮;反之不通过时,黄灯亮。描述时,只须检查每一个输入的状态(通过为“1”,不通过为“0”),并将这些状态值相加,判断状态值和即可选择输出。-Seven voting machines when voters is greater than or equal to 4 through the green light the other hand does not pass, the yellow light. Descr iption, just ch<黄国猛> 在 2025-06-09 上传 | 大小:29kb | 下载:0
[VHDL编程] Advanced-Digital-Design-with-the-Verilog-HDL-CODE.
说明:《Verilog HDL高级数字系统设计》(Michael D. Ciletti著) Verilog HDL源代码-" Verilog HDL Advanced Digital System Design" (Michael D. Ciletti a) Verilog HDL source code<曹氏> 在 2025-06-09 上传 | 大小:1.02mb | 下载:0
[VHDL编程] Daul_Signal_output1
说明:双通道信号发生器设计,可以产生方波、正弦波,三角波,并设计了DA-Dual channel Signal Generator<凯一> 在 2025-06-09 上传 | 大小:922kb | 下载:0