资源列表
[VHDL编程] filer_pipeline
说明:基于流水线的滤波器的设计与实现,verilog代码,xilinx,ISE,-Based on the assembly line of the design and realization of the filter, verilog code, xilinx, ISE,<洪依> 在 2025-06-09 上传 | 大小:1kb | 下载:0
[VHDL编程] filter_lowpass
说明:基于Verilog的低通滤波器的设计与实现-Based on the Verilog low-pass filter of design and implementation<洪依> 在 2025-06-09 上传 | 大小:1kb | 下载:0
[VHDL编程] verilog.tar
说明:counter.v...its verilog code for counter<vinay> 在 2025-06-09 上传 | 大小:1kb | 下载:0
[VHDL编程] simple-16b-cpu-vhdl-code
说明:vhdl source code for simple cpu<eu> 在 2025-06-09 上传 | 大小:27kb | 下载:0
[VHDL编程] TS56672301
说明:增量式编码器的详细说明,输出的结构,输出的方式,以及波特率-specification of smart-abs a48-17/33bit-LPS-5V<danse> 在 2025-06-09 上传 | 大小:616kb | 下载:0
[VHDL编程] UART_MODULE
说明:本程序是一个简单的232串口程序,采用VHDL语言编写,并已在3S500E上测试通过-This program is a simple 232 procedures, the use of VHDL language, and has been tested on the 3S500E<shiqingfeng> 在 2025-06-09 上传 | 大小:1kb | 下载:0