[VHDL编程] filer_pipeline

说明：基于流水线的滤波器的设计与实现，verilog代码，xilinx，ISE，-Based on the assembly line of the design and realization of the filter, verilog code, xilinx, ISE,
<洪依> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] filter_lowpass

说明：基于Verilog的低通滤波器的设计与实现-Based on the Verilog low-pass filter of design and implementation
<洪依> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] viterbi

说明：维特比译码，卷积编码，verilog编写，2,1,2编码-Victor than decoding, convolution code, verilog write, 2,1,2 coding
<洪依> 在 2025-06-10 上传 | 大小：2kb | 下载：0

[VHDL编程] verilog.tar

说明：counter.v...its verilog code for counter
<vinay> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] 1602

说明：关于lcd1602显示控制，作用于FPGA显示一连串字符串代码。-the control of lcd 1602 use the vhdl language
<shenling> 在 2025-06-10 上传 | 大小：4kb | 下载：0

[VHDL编程] simple-16b-cpu-vhdl-code

说明：vhdl source code for simple cpu
<eu> 在 2025-06-10 上传 | 大小：27kb | 下载：0

[VHDL编程] TS56672301

说明：增量式编码器的详细说明,输出的结构,输出的方式,以及波特率-specification of smart-abs a48-17/33bit-LPS-5V
<danse> 在 2025-06-10 上传 | 大小：616kb | 下载：0

[VHDL编程] weideng

说明：左右转弯和刹车 加入夜间模式 经过调试 -Left turn and brake added after night mode debugging
<张宇曦> 在 2025-06-10 上传 | 大小：565kb | 下载：0

[VHDL编程] UART_MODULE

说明：本程序是一个简单的232串口程序，采用VHDL语言编写，并已在3S500E上测试通过-This program is a simple 232 procedures, the use of VHDL language, and has been tested on the 3S500E
<shiqingfeng> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] iic

说明：该程序为iic驱动程序，主要是通过iic来读写-The program for the iic driver, mainly to read and write by iic
<诸葛蒲登> 在 2025-06-10 上传 | 大小：108kb | 下载：0

[VHDL编程] FILO

说明：该程序为基于Verilog实现的First In Last Out.-The program is based on Verilog implementation of First In Last Out.
<诸葛蒲登> 在 2025-06-10 上传 | 大小：26kb | 下载：0

[VHDL编程] opcode

说明：该程序为基于Verilog实现的计算程序。-The program for the calculation procedure based on Verilog implementation.
<诸葛蒲登> 在 2025-06-10 上传 | 大小：21kb | 下载：0