资源列表
[VHDL编程] wirelessSend
说明：无线模块PTR6100的verilog数据发送控制代码-code of the wireless module of PTR6100 based on verilog<谭双平> 在 2025-06-09 上传 | 大小：2kb | 下载：0
[VHDL编程] ReceiveCypress3
说明：无线模块PTR6100的verilog数据接收控制代码-code of wireless module of PTR6100 based on verilog<谭双平> 在 2025-06-09 上传 | 大小：1kb | 下载：0
[VHDL编程] myboothmul
说明：三种16位整数运算器的ALU设计方法，调用库函数74181（4位ALU），组成串行16位运算器。(用74181的正逻辑) B．调用库函数74181和74182，组成提前进位16位运算器。(用74181的正逻辑) 注意：调74181库设计，加进位是“0”有效，减借位是“1”有效，所以最高位进位或借位标志寄存器要统一调整到高有效 C．用always @，case方式描述16位运算器-Three 16-bit integer arithmetic logic unit of the ALU desig<王川> 在 2025-06-09 上传 | 大小：173kb | 下载：1
[VHDL编程] altera_inspector.log
说明：vhdl代码 使用quartus编译 cpu中 alu的设计 可作为课程设计的参考 此为16的运算器-VHDL -code using Quartus compiler cpu in alu design of curriculum design can be used as a reference for this for 16 computing device<王川> 在 2025-06-09 上传 | 大小：2.62mb | 下载：0
[VHDL编程] jf
说明：verilog编写的alu模块4bit ALU（运算逻辑单元）的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入，A和B分别是4位的数据输入，S0、S1、M分别为一位的功能选择输入信号；Cout是一位的进位输出，F是4为的运算结果输出-Verilog modules prepared by the ALU4bit ALU (arithmetic logic unit) design is given in the design of alu input and ou<王川> 在 2025-06-09 上传 | 大小：1kb | 下载：0
[VHDL编程] I2C_master
说明：利用仿顺序的思想设计I2C-Master功能模块，便于理解，利用该模块在上电时对CMOS芯片GC0307的寄存器初始化。-Imitation of the design ideas in order to use I2C-Master modules, easy to understand, the use of the power module CMOS chips GC0307 when the register initialization<woxx> 在 2025-06-09 上传 | 大小：3kb | 下载：0