资源列表
[VHDL编程] ES8388-DS
说明：低功耗立体声音频编解码器 带耳机放大器 ES8388是一种高性能，低功耗和低成本的音频编解码器。它由2通道ADC，2通道DAC，麦克风放大器，耳机放大器，数字声音效果，并模拟混合和增益功能。-Low Power Stereo Audio CODEC With Headphone Amplifier ES8388 is a high performance, low power and low cost audio CODEC. It consists of 2-ch ADC,<曾小军> 在 2025-06-22 上传 | 大小：726kb | 下载：0
[VHDL编程] unsig_altmult_accum
说明：无符号型的基于累加器的乘法器，代码比较简单-unsigned altmultiplex accumultor<谢飞> 在 2025-06-22 上传 | 大小：1kb | 下载：0
[VHDL编程] Digital-stopwatch-design
说明：数字秒表的设计报告，用VHDL语言编写程序，实现分析讨论中各种功能，分别进行编译并生成相应的模块，然后将这些模块连接起来形成电路图，并进行编译、仿真。-Digital stopwatch design reports, using VHDL language programming, analysis and discussion of various functions to achieve, respectively, to compile and generate the correspo<吴亮> 在 2025-06-22 上传 | 大小：367kb | 下载：0
[VHDL编程] Frequency-counter
说明：基于FPGA的频率计设计。通过FPGA运用、 HDL编程，利用FPGA(现场可编程门阵列)芯片设计了一个8位数字式等精度频率计，该频率计的测量范围为0-100MHZ，利用QUARTUS II集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，经实际电路测试，仿真和实验结果表明，该频率计有较高的实用性和可靠性。-Frequency counter FPGA-based design. By using FPGA, VHDL programming, the use of FPGA (fi<吴亮> 在 2025-06-22 上传 | 大小：582kb | 下载：0
[VHDL编程] mealy_sequence
说明：实现米粒状态机 用verilog语言实现状态机的过程-Implement a state machine with a grain of rice verilog state machine language course<陈娅娟> 在 2025-06-22 上传 | 大小：140kb | 下载：0