[VHDL编程] test8

说明：这是一个Verilog编写的VGA驱动程序，该程序在FPGA开发板上运行后，能在VGA显示上显示一个行走人的动画-This is a VGA driver in Verilog, the program running in the FPGA development board can display a person s walking animation on a VGA display。
<徐超> 在 2025-06-08 上传 | 大小：1.87mb | 下载：0

[VHDL编程] ALU

说明：This interface os Arifmetical Logic Unit of Central Processor Unit.-This is interface os Arifmetical Logic Unit of Central Processor Unit.
<Makc> 在 2025-06-08 上传 | 大小：281kb | 下载：0

[VHDL编程] my_ram_change

说明：该文档实现了向BRAM中写入数据。1024个为一组，前1000个存1，后24个存0.共存入100组。-This document implements write data to the BRAM. 1024 as a group, the first 1000 deposit 1, deposit after 24 0 100 group were deposited.
<strong> 在 2025-06-08 上传 | 大小：5.21mb | 下载：0

[VHDL编程] VLIB_LE_FE_ZE

说明：LE, FE and ZE libraries for Active-HDL.
<Makc> 在 2025-06-08 上传 | 大小：100kb | 下载：0

[VHDL编程] timing

说明：对输入CPLD/FPGA特定口的前后两个脉冲间隔进行计数并输出-timing for the break of 2 impulses into the certain input of CPLD/FPGA and output
<孙穹> 在 2025-06-08 上传 | 大小：33kb | 下载：0

[VHDL编程] FFT-FPGA

说明：VHDL编写的FPGA中实现快速傅里叶变换，程序完成，适合入门后进行练手用。-Written in the FPGA VHDL fast Fourier transform process is completed, after the training for entry-hand.
<> 在 2025-06-08 上传 | 大小：597kb | 下载：0

[VHDL编程] FPG_examples

说明：FPGA从零开始(很经典的范例)，程序完整简洁，适合入门学习。-FPGA from scratch (classic example), complete simple procedures for getting started.
<> 在 2025-06-08 上传 | 大小：11.65mb | 下载：0

[VHDL编程] yingwenzimuxianshi

说明：显示0到F的十六进制数码管显示，数码管动态显示-Show 0 to F hexadecimal digital pipe display
<涛涛> 在 2025-06-08 上传 | 大小：51kb | 下载：0

[VHDL编程] VHDLxiaochengxu

说明：一些简单的VHDL小程序。 VHDL 小程序源代码： led七段译码 简单调用 秒表 元件例化-Some simple VHDL applet. Small VHDL source code: led seven segment decoding simple example of calling a stopwatch components
<高飞> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] DSP-External-Memory-Interface-Module

说明：EMIF是DSP嵌入式系统中重要的外扩接口，往往连接大容量/高速存储器、并行AD/DA、外扩特殊功能芯片，甚至连接FPGA或者ASIC。-EMIF is a DSP embedded system is an important external expansion interface, often connect large-capacity/high-speed memory, parallel AD/DA, outside the extended special function chi
<longdonghuo> 在 2025-06-08 上传 | 大小：56kb | 下载：0

[VHDL编程] VHDL-Reference-Manual(-Synario-)

说明：Synario的VHDL教程，介绍VHDL语言的主要结构和设计要点（如何综合、如何实现、如何规划程序架构）-Synario the VHDL tutorial introduction to the VHDL language, structure and design of the main points (how comprehensive, how, how to structure the planning process)
<许武松> 在 2025-06-08 上传 | 大小：1.04mb | 下载：0

[VHDL编程] coding_and_synthesis_with_verilog

说明：In the semiconductor and electronic design industry, Verilog is a hardware descr iption language (HDL) used to model electronic systems. Verilog HDL, not to be confused with VHDL (a competing language), is most commonly used in the design, verificati
<nataraja> 在 2025-06-08 上传 | 大小：28kb | 下载：0