[VHDL编程] div_1p5

说明：时钟1.5分频的Verilog代码，简明扼要！-Clock frequency of 1.5 Verilog code, clear and concise!
<周围> 在 2025-06-02 上传 | 大小：1kb | 下载：0

[VHDL编程] ESS_GZ_V4.6

说明：测试工装 电磁环境模拟器测试工装能够产生脉冲宽度、重复频率、输出信号功率可设置的射频脉冲信号及收发组件的各种输出信号，用于模拟器整机和信号采集处理单元的功能和性能测试。-Test fixtures Electromagnetic environment simulator test fixtures can produce pulse width and repeat frequency, the output signal p
<赵星> 在 2025-06-02 上传 | 大小：8.8mb | 下载：0

[VHDL编程] -VHDL

说明：本报告分两部分： 1 由matlab计算FIR数字滤波器的滤波系数； 2 用VHDL语言设计逻辑电路，再通过QUARTUS II 软件，将各个模块的电路封装成期间，在顶层设计中通过连线，完成整个系统。 -FIR digital filters based on VHDL
<> 在 2025-06-02 上传 | 大小：113kb | 下载：0

[VHDL编程] Verilog-example

说明：verilog的很多例子，很有用的入门资料-many useful examples of verilog about introductory information
<BOBO> 在 2025-06-02 上传 | 大小：187kb | 下载：0

[VHDL编程] sram_controller

说明：sram 控制器用verilog语言实现-sram controller is programed by veilog
<BOBO> 在 2025-06-02 上传 | 大小：736kb | 下载：0

[VHDL编程] add32

说明：32位加法器，verilog实现，且有仿真图像-32-bit adder and programed by veilog
<BOBO> 在 2025-06-02 上传 | 大小：256kb | 下载：0

[VHDL编程] Digital-code-igniter

说明：数字密码引爆器，基于verilog的本科毕业设计源代码。-Digital code igniter，Graduate verilog design .
<BOBO> 在 2025-06-02 上传 | 大小：11kb | 下载：0

[VHDL编程] Barrel-shifter-design-report

说明：实现变量移位操作的32-bit桶形移位寄存器；实现DES算法的数据路径设计及控制路径设计，有仿真和附录verilog代码 -Variable shift operations to achieve 32-bit barrel shifter implement the DES algorithm data path and control path design design
<BOBO> 在 2025-06-02 上传 | 大小：33kb | 下载：0

[VHDL编程] Auto_PIN

说明：FPGA 管脚半自动分配,用VBA脚本在excel中实现的-fpga pin automatically
<wh> 在 2025-06-02 上传 | 大小：86kb | 下载：0

[VHDL编程] HDLC

说明：HDLC 高级数据链路协议的源文件，用vhdl些的-HDLC 高级数据链路协议的源文件
<wh> 在 2025-06-02 上传 | 大小：186kb | 下载：0

[VHDL编程] Desktop

说明：un crack pra quartus II 11.0 sp1
<cronoxbu> 在 2025-06-02 上传 | 大小：2.13mb | 下载：0

[VHDL编程] ise8tut

说明：定时器的VHDL程序,包括几个文件，分别使用了集中顶事方式.-timer program using vhdl
<秦皓添> 在 2025-06-02 上传 | 大小：1.49mb | 下载：0