[VHDL编程] main

说明：HDMI 1分4源码 芯片方案：IC EP9134 IC 74HC4052D-HDMI 1 source four-chip solution: IC EP9134 IC 74HC4052D
<钱斌> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] main

说明：HDMI1分2程序 芯片方案：IC EP9132 IC 74HC4052D 调试通过-HDMI1 sub-2 program-chip solution: IC EP9132 IC 74HC4052D debugging
<钱斌> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] uart-driver

说明：STC12LE5A32S2单片机的串口收发驱动函数，包括串口初始化，串口读写函数。-STC12LE5A32S2 single-chip serial transceivers drive functions, including the serial read and write operations.
<张杰> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] uartrxto

说明：STC12LE5A32S2单片机的串口驱动函数，该驱动函数可以实现收发字符串的功能，同过串口小助手发送字符串，然后又接收回所发送的字符串。-STC12LE5A32S2 microcontroller serial port driver functions, the driver can send and receive function string function, with his assistant to send a string over the serial port, and
<张杰> 在 2025-06-09 上传 | 大小：67kb | 下载：0

[VHDL编程] rom_decoder_ram

说明：三八译码器 VHDL语言 ROM RAM-Thirty-eight decoder
<王泽宇> 在 2025-06-09 上传 | 大小：340kb | 下载：0

[VHDL编程] singt

说明：基于fpga的正弦信号发生器，VHDL语言写的-Based on fpga sinusoidal signal generator, VHDL language
<白羽> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] serial

说明：程序实现fpga与pc机的通讯，verilog语言-Program realization fpga with the PC communications, verilog language
<白羽> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] verilog

说明：verilog应用非常全的例子，里面包含了几乎所有的应用例子，是您学习FPGA的非常好的源码-verilog example of application is very wide, which contains almost all of the application examples, you learn a very good source of FPGA
<yu> 在 2025-06-09 上传 | 大小：95kb | 下载：0

[VHDL编程] SDRAM

说明：verilog语言对SDRAM读写时序的描述，采用状态机结构实现的读写功能-timing of the SDRAM read and write verilog language descr iption, a state machine structure to achieve read and write capabilities
<> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] FIFO

说明：此程序为verilog语言，实现的功能为FIFO功能，包括三个部分，分别实现不同的功能。-This program is verilog language, functions as a FIFO function, consists of three parts, respectively, to achieve different functions.
<> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] mcrmc

说明：风电发电中无功补偿控制板ＣＰＬＤ程序的编写，主要配合ＤＳＰ和ＡＲＭ进行时序控制，以及PWM波的产生。-Wind power generation in the CPLD control panel reactive power compensation procedures for the preparation, mainly with the DSP and ARM timing control, and PWM wave generation.
<> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] 4fenpin

说明：实现脉冲源A，B相4分频并实现4路计数功能。-Achieve pulse source A, B phase is divided by 4 and 4 to achieve counting.
<尹秀清> 在 2025-06-09 上传 | 大小：672kb | 下载：0