资源列表
[VHDL编程] se2
说明:This a program to work with a lcd of nokia and a ethernet interface, its unable to active as desative ports with http interface-This is a program to work with a lcd of nokia and a ethernet interface, its unable to active as desative ports with http i<claudio> 在 2025-06-10 上传 | 大小:20.62mb | 下载:0
[VHDL编程] sixiangzaibosheji
说明: 本代码采用Altera公司的FPGA为主控芯片,以开发软件QuartusⅡ为工具。采用EDA设计中的自顶向下与层次式设计方法使用精简的DDS算法完成了输入为14MHz,输出四路频率为70MHz的四相序正弦载波(相位分别为0°、90°、180°、270°)的设计。利用Verilog HDL语言进行了程序设计并用QuartusⅡ对设计进行了仿真,验证了其正确性。-DDS algorithm with simplified input for the completion of 14MHz, 70M<biyuming> 在 2025-06-10 上传 | 大小:5kb | 下载:0
[VHDL编程] Low-Power-Methodology-Manual-For-System-On-Chip-D
说明:VMM for Low Power\implement_multi-Volt Methodology<steven chen> 在 2025-06-10 上传 | 大小:3.37mb | 下载:0
[VHDL编程] simulation
说明:SDRAM控制器,ALTEAR公司的IP原核的testbech,很难得-SDRAM controller, ALTEAR' s IP pronuclei testbech, hard to come by<张理> 在 2025-06-10 上传 | 大小:5kb | 下载:0
[VHDL编程] music-and-LCD
说明:音乐与PWM数值的显示。在放音乐时,会有音乐声音发出,同时显示音频设置的数值。-music and The PWM ORC1A number appear.<已戈元> 在 2025-06-10 上传 | 大小:194kb | 下载:0
[VHDL编程] FPGA_CLOCK
说明:影响FPGA设计中时钟因素的探讨,比较详细,对设计很好帮助-Factors affecting the FPGA design of the clock, more detailed, well-designed to help<张理> 在 2025-06-10 上传 | 大小:237kb | 下载:0