[VHDL编程] b_sound_card

说明：声卡数据采集，通过MATLAB进行声卡采集，通过串口将采集到的数据发送到FPGA开发板上。-Sound card data acquisition, through MATLAB for sound card collection, through the serial port will send the collected data to the FPGA development board.
<洪依> 在 2025-06-14 上传 | 大小：4.41mb | 下载：0

[VHDL编程] cdma

说明：使用verilog在QII系统中开发的一个简单的4用户CDMA系统。-In QII system using verilog developed a simple four-user CDMA system.
<洪依> 在 2025-06-14 上传 | 大小：4.06mb | 下载：0

[VHDL编程] count

说明：非常简单的计数器，在ISE下调用计数器IP核，使用verilog开发得到的。-Very simple counter, under the invocation counter in the ISE IP cores, development has been the use verilog.
<洪依> 在 2025-06-14 上传 | 大小：340kb | 下载：0

[VHDL编程] uart

说明：
<tianrong> 在 2025-06-14 上传 | 大小：465kb | 下载：0

[VHDL编程] DDS

说明：在MAXPLUSII下开发的基于verilog的直接数字频率合成器-Developed under the MAXPLUSII verilog-based direct digital frequency synthesizer
<洪依> 在 2025-06-14 上传 | 大小：1.84mb | 下载：0

[VHDL编程] tongbu

说明：使用VERILOG开发时钟同步算法，能够从数据信号中提取时钟信息，-Clock synchronization algorithm using VERILOG developed to extract the clock from the data signal information,
<洪依> 在 2025-06-14 上传 | 大小：3.89mb | 下载：0

[VHDL编程] lcd_control2

说明：使用verilog开发的128_64液晶显示器的驱动程序，-Using verilog development 128_64 LCD driver,
<洪依> 在 2025-06-14 上传 | 大小：458kb | 下载：0

[VHDL编程] EDA-design-traffic-light

说明：在quartus2的基础上，使用VHDL语言编写简易交通灯，描述十字路口的交通灯情况，分为主次通道，次通道没车，主干道一直绿灯，次干道有车，按正常灯亮。-In quartus2, based on the use of VHDL language simple traffic lights, traffic lights crossroads described, divided into primary and secondary channel, the second channel had
<易为> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] SSD1963-LCD-controllers-driver

说明：SSD1963 LCD controllers driver Module for Microchip Graphics Library
<> 在 2025-06-14 上传 | 大小：20kb | 下载：1

[VHDL编程] verilog-HDL-learning

说明：从零开始学verilog HDL ，包括Altera实验板原理图，xilinx实验板原理图和一些实验源程序-From scratch learn verilog HDL, including Altera experimental board schematic, xilinx test board schematics and source code of some experiments
<susu> 在 2025-06-14 上传 | 大小：3.59mb | 下载：0

[VHDL编程] ReadFsm

说明：VHDL小程序，read FSM。可以作为VHDL一次作业使用。包含测试文档testbench。-VHDL applet, read FSM. A job can be used as a VHDL。VHDL code and testbench.
<雪睿> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGA_CPLD

说明：FPGA/CPLD数字电路设计经验分享,内容包括数字电路设计的一些经验。-Sharing the experience of designing digital circuit with FPGA/CPLD
<李贺军> 在 2025-06-14 上传 | 大小：912kb | 下载：0