[VHDL编程] S1_12864lcd

说明：使用FPGA实现128x64lcd显示控制-control 128x64 lcd display by fpga
<东> 在 2025-06-18 上传 | 大小：365kb | 下载：0

[VHDL编程] ddr_sdr

说明：ddr ram控制器，使用vhdl语言实现-ddr ram controller,designed by vhdl
<东> 在 2025-06-18 上传 | 大小：113kb | 下载：0

[VHDL编程] decoder

说明：mp3译码器的实现，在fpga上实现多媒体功能-this project is the mp3 decoder， designed by vhdl
<东> 在 2025-06-18 上传 | 大小：34kb | 下载：0

[VHDL编程] memory_cores

说明：通用ram源码包，包括双口ram，单口ram，fifo等-general ram source package，include dual port ram，single port ram，fifo，etc.
<东> 在 2025-06-18 上传 | 大小：36kb | 下载：0

[VHDL编程] ram_wb

说明：宽字符ram的实现，在quartus平台实现-wide word ram，desinged by vhdl on quartus platform
<东> 在 2025-06-18 上传 | 大小：836kb | 下载：0

[VHDL编程] a_vhd_16550_uart

说明：兼容16550 uart，使用fpga实现，支持多平台-Compatible with 16550 uart, use fpga implementation, multi-platform support
<东> 在 2025-06-18 上传 | 大小：143kb | 下载：0

[VHDL编程] VHDLshixianCPU2

说明：vhdl实现cpu用verilog写的8位CPU源码，通过汇编语言可以实现加减乘左移右移等运算。并通过ASC流程可以模拟出其内部电路结构。代码，截图，readme在文件夹中-With 8-bit CPU to write verilog source code, assembly language can be achieved through the addition, subtraction and other operations right left. ASC process throu
<张梦> 在 2025-06-18 上传 | 大小：52kb | 下载：0

[VHDL编程] jiajian

说明：在QuARRTER 2环境里运行，实现选择性加减技术的功能，硬件描述语言。-In QuARRTER 2 environment to run, to achieve selective addition and subtraction techniques, hardware descr iption language.
<ethan> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] Ammeter3

说明：8位数码管显示的高精度带继电器控制的预付费电能表原理图 -8-bit high-precision digital display with a relay-controlled prepayment meter schematic
<张仁良> 在 2025-06-18 上传 | 大小：71kb | 下载：0

[VHDL编程] FPS200design

说明：FPS200的。.sch图，硬件设计的方法-FPS200' s. . Sch map, hardware design methods
<范晓> 在 2025-06-18 上传 | 大小：46kb | 下载：0

[VHDL编程] vga_nios2

说明：nios2 vga controller (unsing flash memory)
<kimyeonwoo> 在 2025-06-18 上传 | 大小：15.37mb | 下载：0

[VHDL编程] four

说明：大学VHDL实验科目报告四位全加器设计报告-University of VHDL test subjects reported four full adder design report
<胡飞> 在 2025-06-18 上传 | 大小：203kb | 下载：0