[VHDL编程] mo4jishuqi

说明：1模4计数器的设计； 2用计数器产生8421码，并将所产生的8421码转化为余三码 -1 modulo 4 counter design 2 produced 8421 yards with a counter, and produced 8421 yards more than three yards into
<potoyb2> 在 2025-06-18 上传 | 大小：22kb | 下载：0

[VHDL编程] serial

说明：本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。 串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值 是0x145，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通 信同步.-The mo
<孔小妹> 在 2025-06-18 上传 | 大小：349kb | 下载：0

[VHDL编程] tmx

说明：设计一个8位数字显示的简易频率计。能够测试1Hz~1MHz方正波信号的频率；电路输入的基准时钟为10MHz，测量值以BCD码形式输出；系统有复位键；-Design a simple 8-bit digital display frequency counter. Able to test 1Hz ~ 1MHz Fangzheng Bo signal frequency circuit input reference clock is 10MHz, the measured value in B
<孔小妹> 在 2025-06-18 上传 | 大小：96kb | 下载：0

[VHDL编程] fulladder

说明：基于Quartus II 的，用VHDL语言编写的四选一电路的设计-Based on the Quartus II, using VHDL language of the four selected a circuit design
<fwt> 在 2025-06-18 上传 | 大小：76kb | 下载：0

[VHDL编程] digital-clock

说明：Digital clock applicatian using seven segment with fpga xilinx
<Ali Riza Simsek> 在 2025-06-18 上传 | 大小：2kb | 下载：0

[VHDL编程] honglvdeng

说明：Verilog HDL作为一种规范的硬件描述语言,被广泛应用于电路的设计中。他的设计描述可被不同的工具所支持,可用不同器件来实现。利用Verilog HDL语言自顶向下的设计方法设计交通灯控制系统，使其实现道路交通的正常运转，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Xilinx ISE6.02和ModelSim5.6完成综合、仿真。此程序通过下载到FPGA芯片后,可应用于实际的交通灯控制系统中。-Verilog HDL as a standard hardware
<zhaomin> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] CPLD1270-I2C

说明：I2C总线是一种非常常用的串行总线，它操作简便，占用接口少。本程序介绍操作一个I2C总线接口的EEPROM AT24C02的方法，使用户了解I2C总线协议和读写方法。 实验过程是：按动开发板键盘某个键CPLD将拨码开关的数据写入EEPROM的某个地址，按动另外一个键，将刚写入的数据读回CPLD，并在数码管上显示。(sw0为写入，sw1为读出）-I2C bus is a very popular serial bus, it is simple, taking less interface.
<ql> 在 2025-06-18 上传 | 大小：482kb | 下载：0

[VHDL编程] VHDL-CPLD

说明：程序-自动售货机 基于CPLD、FPGA的程序-Program- the vending machine based on CPLD, FPGA program
<孙锁东> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] RAW2RGB

说明：数字图像处理，ccd，cmos rawtorgb-raw to rgb
<liuxuemin> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] sobel

说明：多级流水线8位sobel图像处理边缘检测程序-sobel edge detection
<chen> 在 2025-06-18 上传 | 大小：3kb | 下载：0

[VHDL编程] SDI_PassThr_SZ

说明：Xilinx SDI参考设计，Verilog/VHDL源代码和相关文档等-Xilinx SDI pass through Verilog/VHDL source code
<黄棋波> 在 2025-06-18 上传 | 大小：4.7mb | 下载：0

[VHDL编程] alu

说明：In computing, an arithmetic logic unit (ALU) is a digital circuit that performs arithmetic and logical operations. The ALU is a fundamental building block of the central processing unit (CPU) of a computer, and even the simplest microprocessors conta
<Andrew> 在 2025-06-18 上传 | 大小：2kb | 下载：0