[VHDL编程] FPGA-convolutions-encoder

说明：卷积码是数字通信中很重要的一种差错控制编码 具有很好的性能,用硬件的形式描述具有速度快，便于修改的优点，通过该种方法设，计的编码器经测试运行可靠正确。-Convolutional codes are very important in digital communication error control coding with a good performance, with the descr iption of the hardware in the form of a fast, eas
<will li> 在 2025-06-20 上传 | 大小：4kb | 下载：0

[VHDL编程] VHDL--testbench

说明：VHDL 的testbench 编写风格及技巧，有助利用modelsim做仿真，一看就会！-The testbench VHDL writing style and skills will help make using modelsim simulation, a look will be!
<陈华> 在 2025-06-20 上传 | 大小：222kb | 下载：0

[VHDL编程] rng_lib_latest.tar

说明：counters for testbenches
<varun> 在 2025-06-20 上传 | 大小：183kb | 下载：0

[VHDL编程] cd53_up

说明：dwt with vhdl for jpeg2000
<taoufik> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] johnsonverilog

说明：本verilog代码实现了johnson计数器，也就是控制流水灯的程序，具体为从左到右和从右到左以及停止的流水灯操作-The verilog code of the johnson counter, that is, water lamp control procedures, specifically for the left to right and from right to left and stop the flow lamp operation
<张扬> 在 2025-06-20 上传 | 大小：311kb | 下载：0

[VHDL编程] modelsim_testverilog

说明：本代码提供了一个简单明了的利用quartus ii 9.0调用altera-modelsim的小程序，读者可以方便的利用代码来熟悉该调用操作，在极短时间内熟悉连个软件的应用。-This code provides a simple call to use quartus ii 9.0 altera-modelsim small program, readers can easily use the code to become familiar with the call operator, i
<张扬> 在 2025-06-20 上传 | 大小：45kb | 下载：0

[VHDL编程] uartverilog_xilinx

说明：本程序实现了通用异步收发的功能，程序改变自xilinx提供的参考文档，比较完善，读者可以通过程序进一步熟悉通用异步收发的功能。-This procedure implements the UART function, the program changed the reference from the xilinx documentation, more complete, more familiar to readers can be programmed universal asynchro
<张扬> 在 2025-06-20 上传 | 大小：458kb | 下载：0

[VHDL编程] vgaverilog

说明：本程序实现了基于FPGA/CPLD的VGA显示设计，简单易懂，可以输出8种颜色，即3位RGB颜色，共8种组合。连接FPGA的VGA口和液晶等显示器即可观察实验现象。-This procedure implemented based on FPGA/CPLD' s VGA display design, easy to understand, you can output 8 colors, the three RGB colors, a total of 8 combinations. F
<张扬> 在 2025-06-20 上传 | 大小：365kb | 下载：0

[VHDL编程] ps2verilog

说明：本程序实现了基于FPGA的PS2键盘控制器，主机即FPGA读取键盘的键码然后解码输出到上位机（串口调试助手）显示，用户友好，调试方便，-This program implements the PS2 keyboard controller based on FPGA, the FPGA reads the keyboard master key code and then decode the output to the host computer (serial debugging assis
<张扬> 在 2025-06-20 上传 | 大小：304kb | 下载：0

[VHDL编程] full_add

说明：全加器，基于原理图设计的全加器。经过时序仿真验证-Full adder, based on the schematic design of the full adder. After timing simulation
<陈泽辉> 在 2025-06-20 上传 | 大小：8kb | 下载：0

[VHDL编程] biaojueqi

说明：四路表决器。原理图设计。经过时序仿真验证。-Four voting machine. Schematic design. After a timing simulation.
<陈泽辉> 在 2025-06-20 上传 | 大小：122kb | 下载：0

[VHDL编程] FPGA_FIFO

说明：FPGA中同步FIFO的使用小结，FPGA中的FIFO，分为同步FIFO，异步FIFO和双向FIFO。同步FIFO一般用于数据的缓存，异步FIFO一般用于跨时钟域的同步上。-FPGA use in synchronous FIFO summary, FPGA' s FIFO, divided into synchronous FIFO, Asynchronous FIFO and two-way FIFO. Generally used for data synchronization b
<张伟刚> 在 2025-06-20 上传 | 大小：239kb | 下载：0