[VHDL编程] cf_fft

说明：傅里叶变换器，用于数字信号处理的verilog代码-Fourier converters for digital signal processing verilog code
<于水洋> 在 2025-06-08 上传 | 大小：26kb | 下载：0

[VHDL编程] ALU_ZMR

说明：简单的ALU运算模块，可实现加法减法移位等运算-A simple ALU operation modules, enabling operations such as addition subtraction shift
<于水洋> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] cpu

说明：verilog编写的简单的CPU，用于参考，已经过仿真-verilog prepared by a simple CPU, for reference, has been simulation
<于水洋> 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] qiangdaqi1

说明：这是一个数电的4选手抢答器的设计报告 内容详细具体 请查收-This one of the few -- six players Responder Design Report details specific Check-This is one of four players to answer in a few electrical device designed to report detailed and specific please check-This is one of the
<不点> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：计算频率程序 ，VHDL代码Quters软件编写，-VHDL Quters
<aboutnow> 在 2025-06-08 上传 | 大小：561kb | 下载：0

[VHDL编程] Automachine_project

说明：verilog 语言写的自动售货机程序，系IC课程设计代码，QUARTUS -verilog language written in a vending machine program, the Department of IC curriculum design code, QUARTUS II
<Zeng jinqiang> 在 2025-06-08 上传 | 大小：409kb | 下载：0

[VHDL编程] seven_lcd

说明：七段数码管显示的时钟程序VHDL代码 ISE编译环境-SEVEN seg VHDL ISE CLOCK
<gaoshang> 在 2025-06-08 上传 | 大小：580kb | 下载：0

[VHDL编程] vliw

说明：vliw processor core vhdl files compiled by myself partly and through the help of net resources.
<mahee> 在 2025-06-08 上传 | 大小：18kb | 下载：0

[VHDL编程] verilog_code

说明：《Verilog HDL程序设计教程》程序源码(王金明)-" Verilog HDL Programming Tutorial" program source code (Wang Jinming)
<luxucheng> 在 2025-06-08 上传 | 大小：169kb | 下载：0

[VHDL编程] vhdltest

说明：自己设计的几个VHDL程序，包括译码器电路，多路开关，比较器应用，和16乘8RAM电路，各模块及最终的顶层原理图和引脚我都已给好，希望对大家的学习有所帮助-A few of their own design VHDL procedures, including the decoder circuit, multiple switches, comparator applications, and 16 by 8RAM circuit, each module and final top-leve
<李晓> 在 2025-06-08 上传 | 大小：889kb | 下载：0

[VHDL编程] Audio_Bit_Counter

说明：The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
<gasha> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Audio_In_Deserializer

说明：The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
<gasha> 在 2025-06-08 上传 | 大小：1kb | 下载：0