资源列表
[VHDL编程] Xilinx_FPGA
说明:介绍了FPGA设计全流程:Modelsim>>Synplify.Pro>>ISE-Introduced the entire FPGA design process: Modelsim>> Synplify.Pro>> ISE<chencheng> 在 2025-06-22 上传 | 大小:213kb | 下载:0
[VHDL编程] TranslateToUTOPIA
说明:VHDL写一个转换到utopia接口的转换源程序.可以进行utopia接口的仿真试验-VHDL to write a converter to convert source utopia interface. Can utopia interface simulation test<falcon_cq> 在 2025-06-22 上传 | 大小:2kb | 下载:0